Verilog实现AES加密算法 密码模块作为安全保密系统的重要组成部分，其核心任务就是加密数据。分组密码算法AES以其高效率、低开销、实现简单等特点目前被广泛应用于密码模块的研制中。密码模块一般被设计成外接在主机串口或并口的一个硬件设备或是一块插卡，具有速度快，低时延的特点。而从整体发展趋势来看，嵌入式密码模块由于灵活，适用于多种用户终端、通信设备和武器平台，将会得到更加广泛的应用

VC++ 6.0编写，RSA算法生成加密码，并且与串口通信-Written VC++ 6.0, RSA algorithm to generate encrypted, and with serial communication

串口通信,CAN 通信的开源数据的一种加解密算法-Serial communications, an open source data encryption and decryption algorithm for CAN communication