搜索资源列表
GPS_code_nco
- 这是GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源。-This is the GPS receiver, Baseband Processing Module cumulative module design code for the code tracking loop. Code so cleverly designed to avoid the consumption of more FPGA hardware mul
RScoefficient
- RS（255，239）编码的乘法器系数计算，用VC++实现
fir_srg
- 改进型FIR滤波器，改进后所用的资源比改进前节省了很多乘法器
RICS乘法器设计
- RICS乘法器设计
FIRfilter_codeanddesigndoc
- 并行FIR滤波器具有速度快、容易设计的特点，但是要占用大量的资源。在多阶数的亚高频系统设计中，使用并行结构并不合算，但亚高频系统需要较高的处理速度，而串行架构往往达不到要求，因此，结合串并这两种设计方法的长处，在使用较少的硬件资源的同时实现了较高的处理速度，这里说明一种65阶八路并行、支路串行FIR滤波器的设计（实际使用了1个乘法器，8个乘累加器，一个累加器）。-FIR filter
shiyanbaogao
- 了解ISE平台的基本环境，编译程序，在MC8051 IP核中，要求实现：增加PLL锁相环，扩大内部RAM，定时器，串口和外部中断等资源，并增加乘法器和除法器的功能。-ISE platform to understand the basic environment, compiler, the MC8051 IP core, the requirement to achieve: increased PLL phase-locked loop, expanding the internal RAM
plus
- 一个简单的乘法器，实现Activity间的转换以及常用控件的使用-A simple multiplier to achieve the conversion between Activity and the use of common control
chengfa
- 一个简单的android乘法器，实现多个Activity间的跳转以及常用控件的使用-The android a simple multiplier, to jump between multiple Activity and use of common control
ISE-graphics
- 3D图形，单精度浮点乘法器，单精度浮点除法器，单精度浮点乘累加器-3D graphics,single float pointing multiplier, single float pointing divider,single float pointing MAC
Booth-Multiplier-VHDL-Code
- 布斯乘法器 Booth Multiplier VHDL Code-Booth Multiplier VHDL Code
chengfa
- 实现两个数的相乘，安卓乘法器，基于eclipse开发安卓应用-Achieved by multiplying two numbers