搜索资源列表
DDS+PLL
- 基于FPGA的新的DDS+PLL时钟发生器-FPGA-based new DDS PLL clock generator
kuopinvhdl
- 扩频系统的FPGA实现代码，相信对大家有很好的参考价值。-spread spectrum system FPGA code, I believe we have a good reference value.
8bitCRC
- 多项式为x^8+x^5+x^4+1的CRC（循环冗余校验码）的FPGA设计。-polynomial x 8 x ^ x ^ ^ 5 4 1 CRC (cyclic redundancy check code) FPGA design.
GPS_code_nco
- 这是GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源。-This is the GPS receiver, Baseband Processing Module cumulative module design code for the code tracking loop. Code so cleverly designed to avoid the consumption of more FPGA hardware mul
i2c_slave
- 一个好用的经过FPGA验证的i2c_slave verilog代码。
DDFS_PLL_10DA_with51
- FPGA下的DDS程序的编写,VHDL语言,
RS232
- FPGA实现RS-232串口收发的Verilog程序，已经调通。
mit-ofdm-wifi
- MIT关于OFDM收发器、WIFI收发器的ASIC和 FPGA硬件开发源码及资料，比较不错的资料OFDM: OFDM transceiver (transmitter and receiver), highly parameterized to cover 802.11a (WiFi), 802.16 (WiMax) and others in the future. Support for 802.15 (WUSB) is currently being worked on. 802
rec
- uart串口通信程序 用VERILOG HDL 编写 可以有效应用于FPGA上
DM642FPGAosd
- 基于DM642的OSD显示程序，代码是基于FPGA编写的demo程序，大家可以参考一下
eNYLEQ9g
- 基于FPGA 实现的FIR 滤波器的过程和方法
wangkou
- fpga与上位机arm及用户端等通信程序 网口调试(Debugging of FPGA network port)
NCO
- 一种基于FPGA的数控振荡器技术的实现方法(FPGA implementation of NC oscillator NCO)
用CPLD和Flash实现FPGA配置
- 通过CPLD和外部Flash芯片对FPGA进行配置。(By CPLD and external Flash chip of FPGA configuration.)
uart程序_quartus_verilog
- 该程序实现uart串口收发数据，按照通信数据格式，代码编写规范，实现fpga中uart通信功能。(The program realizes the UART serial transceiver data, according to the communication data format, code specification, to achieve UART communication function in fpga.)
FPGA串口通信
- 实现串口的收发和波特率选择模块，波特率位9600，始终50MHz(Serial transceiver and baud rate generation module)
源程序
- 基于FPGA的超声波测距，利用原理图绘制，可以转成veilog代码(Ultrasonic ranging based on FPGA, using schematic drawing, can be converted to veilog code)
d974d4330bf7
- 这是一个非常完整的qpsk调制解调用fpga实现的工程，在工程中已经能够正常使用，使用的quartus ii 开发，使用Verilog语言，文件中还包含了各种滤波器的系数文件，还有matlab仿真文件，整个工程包含从串并变换，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位定时，判决，整个完整的过程(This is a very complete QPSK modulation and demodulation using FPGA implemen
tx_interface_project
- 带FIFO的串口发送模块，简单的FPGA串口发送模块(Serial transmission module with FIFO)
fpga_slavefifo2b_verilog
- fpga控制USB接口数据收发，包含verilog 仿真代码和调试工程(fpga control usb3.0, modelsim simulation, verilog language)