搜索资源列表
数字频率计实验报告
- 课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter,
数字锁相环
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), Fo (Q5) is the local output frequency.
时钟8位
- 89S52+DS1302+LED显示数字钟，能够显示时分秒，年月日，星期，有按键功能
数字钟程序
- 实现六位数码管实现时、分、秒，可以进行时、分、秒矫正，可以实现闹铃
数字钟
- veriloge hdl 编写的一个数字钟 实现调时，调分，调秒，数码管显示时钟的功能
daima.用VHDL语言设计一个数字秒表
- 用VHDL语言设计一个数字秒表： 1、 秒表的计时范围是0秒~59分59.99秒，显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用，按下一次复位开关，计时器清零。 4、 具有开始/停止功能，按一下开关，计时器开始计时，再按一下，停止计时。系统设计分为几大部分，包括控制模块、时基分频模块、计时模块和显示模块等。其中，计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成，其中毫秒位、十毫秒位、秒位和
2011年电子设计大赛e题《简易数字信号传输分析仪》
- 2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，实现后端采样同步时钟-E Electronic Design Contest 2011 problem " simple digital signal transmission analyzer" verilog source code sample to achieve the back-end clock synchronization
c822.rar
- 关于FPGA的一个设计，用FPGA来实现数字示波器，采样时钟为250M,On a FPGA design, FPGA to realize digital oscilloscope, the sampling clock for the 250M
Digital_Clock
- 单片机控制的数字时钟，能够实现分秒时的设定，显示等等。-Microprocessor controlled digital clock, minutes and seconds can be achieved when the settings, display and so on
verilogshuzishizhong
- 数字时钟的实验，让读者了解数字时钟的原理，用vhdl实现它的方法，并学习vhdl的使用技巧-Digital clock experiments, so that readers understand the principles of digital clock using vhdl way to achieve it, and learn skills to use vhdl
dsp
- 单片机的数字时钟程序，完成电脑数字时钟的自动读取-Microcontroller digital clock program, complete the computer automatically read digital clock
vhdlclock
- EDA设计实验，用VHDL编写的数字时钟代码，能显示分，秒，小时。根据所设置的频率不同，能够调整时间快慢。-EDA design of experiments, prepared by VHDL code digital clock showing the hours, seconds, hours. According to the frequency of different settings, time to adjust speed.
ClockAndCalendar
- 本系统是基于STC89C52单片机的数字时钟，实现了电子时钟和定时闹钟的的功能-The system is based on the STC89C52 single-chip digital clock, the realization of the electronic clock and timing alarm clock function
clock
- 用verilog语言实现数字时钟，有注释，规范-Digital clock using verilog language, there are notes, specifications
clock
- 用AT89C51做的数字时钟，程序很详细，还附有PROTEL图和实验报告，很好的一个东西，希望能对你有用。-This is a very very good word for your studying.
shuzishizhong
- 此代码是FPGA的数字时钟代码，使用的是verilog语言。-This code is the FPGA' s digital clock code, the use of the verilog language.
sym
- 基于单片机的数字时钟，实现精确计时，并且可对时间各位数进行手工调整（即每按一次按钮，相应位数的数字增加1。）-Based on single-chip digital clock, accurate time, and you can time the number of manual adjustments (that is, every time the button, the corresponding median increase in the number 1.)
C51
- C51入门模块和3个综合项目的原理图和源码，三个项目是CAN网络，GPS终端，带时钟的数字温度计。-C51 entry module and the three integrated projects schematics and source code, the three projects is the CAN network, GPS terminals, digital thermometer with clock.
shzi
- 数字钟的单片机实现，有详细的源码及解释 算法结构清晰，对单片机学习者非常有用 对于电子专业的，拿来当课程设计也是相当不错的 功能有： 1，完成秒／分／时的依次显示并正确计数； 2，秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3，定时闹钟：实现整点报时，有扬声器发出报时声音； 4，时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5，可以清零；完成暂停；可以随时记时、暂停后记录数据。-The single-chip