搜索资源列表
ARM_Core
- arm verilog hdl ip core-arm Verilog HDL core ip
leg_source
- verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写-verilog hdl prepared replace pipelined CPU. The integrity of the process, strong function scared. Divided into multiple modules prepared
verilog
- 8bit alu use verilog hdl
multicycle
- 多周期处理器--verilog写的,欢迎大家来下载，-multicycle microprocessor written with verilog HDL
1_2
- 在Verilog HDL中，相对于组合逻辑电路，时序逻辑电路也有规定的表述方式。-Verilog
ARM-Verilog-HDL-IP-CORE
- ARM Verilog HDL IP CORE
ARM-Verilog-HDL-IP-CORE
- ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。-ARM processor IP core, written in verilog processor and CPU architecture knowledge.
PipelineCPU
- 这是我们设计的一个MIPS流水线CPU，基于Verilog HDL语言实现。它与传统的MIPS流水线CPU不同点在于，5个流水段各自维护一个变量(SelType)表明当前正在执行的指令类型，这样处理数据冒险、loaduse冒险或者跳转冒险时候每个段都能知道其他段正在处理的语句，从而方便我们的处理。-This is a MIPS pipelined CPU based on Verilog HDL language to achieve. It the the MIPS pipelined CPU
Verilog_xiayuwen
- Verilog hdl语言学习的下载资料，有助于初学者尽快入门。-Verilog language learning HDL download information, help beginners entry as soon as possible.
uart
- FPGA 串口发送程序，基于verilog HDL，对于串口调试还是很有帮助的哦。-FPGA serial transmission program, based on verilog HDL, or helpful for debugging serial oh.
UART9600
- 基于verilog hdl uart 收发器 波特率 9600(Verilog HDL UART transceiver baud rate 9600)