搜索资源列表
MulPar
- 八位乘法器VHDL语言实现。使用的工具的ISE7.1，实现八乘八的位相乘。
mul88
- vhdl语言编写的8X8的乘法器，可运行-vhdl language of the 8X8 of the multiplier, can be run
FFT_based_on_DSP
- 快速傅氏变换（FFT）是离散傅氏变换的快速算法，它是根据离散傅氏变换的奇、偶、虚、实等特性，对离散傅立叶变换的算法进行改进获得的。它对傅氏变换的理论并没有新的发现，但是对于在计算机系统或者说数字系统中应用离散傅立叶变换，可以说是进了一大步。数字信号处理器(DSP)是一种可编程的高性能处理器，近年来发展很快．它不仅适用于数字信号处理，而且在图像处理、语音处理、通信等领域得到了广泛的应用．通用的微处理器在运算速度上很难适应信号实时处理的要求．联沪处理器中集成有高速的乘法器硬件，能快速地进行大量数据的
lab2
- tms320c5509a利用双乘法器做乘累加测试程序（汇编）-Tms320c5509a use double MAC do take tests accumulation (assembly)
DSP-shiyanzhidao
- 可编程DSP芯片是一种具有特殊结构的微处理器，为了达到快速进行数字信号处理的目的，DSP芯片一般都具有程序和数据分开的总线结构、流水线操作功能、单周期完成乘法的硬件乘法器以及一套适合数字信号处理的指令集。-Programmable DSP chip is a special structure of the microprocessor in order to achieve rapid digital signal processing, DSP chips generally have a
mul
- CCS环境下，在DSP硬件板上实现矩阵乘法器。-CCS environment matrix multiplier in DSP hardware board.
Ex3_4
- 两个16位整数相乘，乘积总是“向左增长”，这意味着多次相乘后乘积将会很快超出定点器件的数据范围。而且要将32位乘积保存到数据存储器，就要开销2个机器周期以及2个字的程序和RAM单元；并且，由于乘法器都是16位相乘，因此很难在后续的递推运算中，将32位乘积作为乘法器的输入。然而，小数相乘，乘积总是“向右增长”，这就使得超出定点器件数据范围的是我们不太感兴趣的部分。在小数乘法下，既可以存储32位乘积，也可以存储高16位乘积，这就允许用较少的资源保存结果，也便于用于递推运算中。这就是为什么定点DSP芯
book3e
- 数字信号处理的FPGA实现随书光盘，包含大量Verilog代码，包括加法器，乘法器以及FIR滤波器设计，快速傅立叶变换-FPGA digital signal processing to achieve the CD with the book, contains a large amount of Verilog code, including the adder, multiplier and FIR filter design, fast Fu Liye transform
booth
- booth算法的乘法器设置及实现，使用VHDL语言编写-booth algorithm multiplier setting and implementation using VHDL language