：提出了一种基于FPGA 实现嵌入式三态(10MB/100MB/1 000MB)以太网的设计方案，分别从硬件和软件方面介绍了使用FPGA 进 行嵌入式系统设计的方法，编写了一个控制系统进行10MB/100MB/1000MB 自切换程序，并在工程中得以实现。-: This paper presents a FPGA-based Embedded Tri-State (10MB/100MB/1 000MB) Ethernet design, from hardware and software,

基于VHDL语言的EDA秒表作业设计，包括分频、秒表主体和数码管显示译码器，附有工程文件和管脚信息（EDA大作业西电02105143）-VHDL language based the EDA the stopwatch job design, including divide the stopwatch the main digital display decoder, with the project file and pin information (EDA Job Western Elec