搜索资源列表
register
- 32×32的寄存器堆,它有32个32位的寄存器、两个读端口和一个写端口。该寄存器堆由3个层次共5个模块构成,最低层次的模块是D触发器,中间层次的模块包括32位寄存器、5位地址译码器、32选1多路选通器,顶层模块是寄存器堆模块。设计采用行为建模和结构建模相结合的方法,先用行为建模方法建立低层模块,然后再用结构建模方法搭建高层模块。
4_bit_swap
- Logisim四位排序器 先使用1位的swap搭建4位的swap,再使用4位的swap模块和Logisim内置的comparator元件搭建排序电路(请不要使用Plexers类元件) 功能描述:该电路具有4个4位的二进制数字作为输入和4个4位的二进制数字作为输出。它的功能是,将4个输入的二进制数字进行排序,从上往下数第一个输出端口输出的是4个数字中最小的,第二个输出端口输出的是第二小的,以此类推。 输入: A,B,C,D(4bit) 输出: #1,#2,#3,#4(4bit)(#1对