CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 行业应用软件 搜索资源 - Verilog HDL

搜索资源列表

  1. crc_verilog

    0下载:
  2. 用于计算CRC的verilog HDL源码-CRC calculation for the Verilog HDL source
  3. 所属分类:行业应用软件

    • 发布日期:2008-10-13
    • 文件大小:10752
    • 提供者:刘波
  1. ZBT SRAM

    1下载:
  2. 用verilog HDL写的操作SRAM的源码-with Verilog HDL write operation SRAM FOSS
  3. 所属分类:行业应用软件

    • 发布日期:2008-10-13
    • 文件大小:6435
    • 提供者:刘波
  1. manchester

    1下载:
  2. 用verilog HDL实现曼彻斯特编码的源码-with Manchester Verilog HDL source code
  3. 所属分类:行业应用软件

    • 发布日期:2008-10-13
    • 文件大小:4131
    • 提供者:刘波
  1. digtalclk

    1下载:
  2. 用Altera公司的QuartusII编写的电子钟程序,可以下载至开发板,实现一个智能数字钟功能,计时,校时,闹钟,跑表等功能,也可用于学习verilog HDL语言与数字逻辑
  3. 所属分类:家庭/个人应用

    • 发布日期:2014-01-17
    • 文件大小:2093715
    • 提供者:张欢
  1. wendukongzhiqi.rar

    0下载:
  2. 用verilog HDL语言编写的家用空调温度控制器,可实现手动,自动控制两种模式,并可实现报警功能。,Verilog HDL language used home air-conditioning temperature controller, can be achieved manually, the two modes of automatic control and alarm functions to achieve.
  3. 所属分类:Home Personal application

    • 发布日期:2017-04-01
    • 文件大小:565
    • 提供者:lihiahu
  1. digital-frequency-counter

    0下载:
  2. 基于FPGA的数字频率计,verilog hdl编写-digital frequency counter ,using verilog hdl
  3. 所属分类:Home Personal application

    • 发布日期:2017-11-26
    • 文件大小:17623
    • 提供者:毋宁
  1. microwave-oven-timer

    0下载:
  2. 微波率定时器设计方案,使用verilog hdl编写-microwave oven timer design ,using verilog hdl
  3. 所属分类:Home Personal application

    • 发布日期:2017-11-07
    • 文件大小:17954
    • 提供者:毋宁
  1. partii_fsm_SequenceUsingCase

    0下载:
  2. verilog hdl code fsm sequence detector using case ,, an FSM that recognizes two specific sequences of applied input symbols, namely four consecutive 1s or four consecutive 0s. There is an input w and an output z. Whenever w = 1 or w = 0 for fou
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:753913
    • 提供者:shimaa
  1. SRC

    0下载:
  2. 4K display verilog HDL source code
  3. 所属分类:Other systems

    • 发布日期:2017-04-08
    • 文件大小:42382
    • 提供者:hyunsik
  1. Clock-generator

    0下载:
  2. 采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置-.-Using Verilog HDL language multi-functional digital clock, including the four functions: time display and settings, stopwatch, alarm clock, date display and settings
  3. 所属分类:Goverment application

    • 发布日期:2017-04-12
    • 文件大小:1179
    • 提供者:hup123456
搜珍网 www.dssz.com