这是一个电子钟程序，采用VHDL开发，在altera的FPGA板上实现。-clock VHDL altera FPGA

利用FPGA开发板上的数码管循环显示2个人的学号后四位，根据按键设置倒计时时间，button2控制是否开始倒计时，button1控制倒计时的时间加1，button0控制倒计时的时间减1，当倒计时的时间到时，10盏LED灯闪烁报警，同时串口报警、速率9600、偶校验，电脑接收数据后显示。-Use FPGA development board digital tube cycle after 2 individual school number four, according to the key