CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 汇编语言 搜索资源 - 加法器

搜索资源列表

  1. wenjia

    0下载:
  2. 一个无符号的加法器小程序-without a symbol of small programs Adder
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1558
    • 提供者:萧萧
  1. SAA7113

    0下载:
  2. 用quartusII编写的,基于vhdl语言的按键加法器,从0到11,也可通过拨码开关控制,从11到0,加入了键盘防手抖。-
  3. 所属分类:汇编语言

    • 发布日期:2014-01-16
    • 文件大小:1633575
    • 提供者:yl
  1. 1_ADDER

    0下载:
  2. 使用硬件实现,通过FPGA验证的效率较高的加法器,
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1139
    • 提供者:hwg
  1. biaojueqi

    0下载:
  2. 最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1989
    • 提供者:dsfadsf
  1. huibian

    0下载:
  2. 1、汇编课程设计 2、包括如下:(1)、简单文件管理 (2)、学生成绩管理 (3)、简单加法器 3、文档中附有代码 -1, the compilation of the curriculum design 2, include the following: (1), a simple document management (2), student performance management (3), simple adder 3, a document with th
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:152335
    • 提供者:李宇
  1. 66

    0下载:
  2. 最高8位带符号的加法器的核心代码在masm上调试通过。-A maximum of eight unsigned adder core debugging code in MASM through.
  3. 所属分类:assembly language

    • 发布日期:2017-04-11
    • 文件大小:1592
    • 提供者:guo168
  1. 16weijiafaqi

    0下载:
  2. 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.-This procedure is a full-adder based on the design of a 16-bit adder, using Verilog HDL language to describe.
  3. 所属分类:assembly language

    • 发布日期:2017-04-09
    • 文件大小:660
    • 提供者:陈什江
  1. add

    0下载:
  2. 模块采用8 位超前进位加法器实现快速加法运算-Modules use 8-bit adder cascaded fast addition operation
  3. 所属分类:assembly language

    • 发布日期:2017-04-03
    • 文件大小:1359
    • 提供者:caofangfang
  1. ghjk

    0下载:
  2. 十进制加法器 示范的的游侠的序号的的剑客骄傲 到家了库文件发动机阿拉斯加法律-Decimal adder demonstration of the Ranger of the serial number of the swordsman proud home of the library file engine Alaska law
  3. 所属分类:assembly language

    • 发布日期:2017-03-28
    • 文件大小:1829
    • 提供者:孩子
  1. bcd_add

    0下载:
  2. bcd加法器,实现最简单的进位。用ASM实现-bcd adder to achieve the simplest binary. Achieved with ASM
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:778
    • 提供者:wudi
  1. 1[1]

    0下载:
  2. 设计并调试好一个由两个4 位二进制并行加法器级联而成的8 位二进制并行加法器,并 用GW48-CK EDA 实验开发系统(拟采用的实验芯片的型号为EPF10K10LC84-3)进行硬件 验证。-vhdl
  3. 所属分类:assembly language

    • 发布日期:2017-04-17
    • 文件大小:436826
    • 提供者:
  1. add

    0下载:
  2. 单片机vhdl设计的加法器 运行的芯片为PIC208-adder
  3. 所属分类:assembly language

    • 发布日期:2017-04-06
    • 文件大小:70196
    • 提供者:jimgreen
  1. jiafaqixiuding

    0下载:
  2. 带显示界面的加法器,含有纠错功能,字体带有颜色,功能齐全-Adder with a display interface, with error correction, with the font color, full-featured
  3. 所属分类:assembly language

    • 发布日期:2017-04-10
    • 文件大小:1135
    • 提供者:肖林
  1. 01

    0下载:
  2. 學習arm組合與炎帝一個步驟:學習使用加法器-Learning arm combination with the Yandi a step: learning to use the adder
  3. 所属分类:assembly language

    • 发布日期:2017-11-30
    • 文件大小:85573
    • 提供者:吳名
  1. adder

    0下载:
  2. 加法器程序,c++ builder程序,源程序-adder,can add you want number
  3. 所属分类:assembly language

    • 发布日期:
    • 文件大小:2208
    • 提供者:john
  1. WXZ

    0下载:
  2. 加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。在电子学中,加法器是一种数位电路,其可进行数字的加法计算。在现代的电脑中,加法器存在于算术逻辑单元(ALU)之中。 加法器可以用来表示各种数值,如:BCD、加三码,主要的加法器是以二进制作运算。由于负数可用二的补数来表示,所以加减器也就不那么必要。-The adder is generated th
  3. 所属分类:assembly language

    • 发布日期:2017-11-21
    • 文件大小:134957
    • 提供者:孙雅琴
  1. 8-20

    0下载:
  2. 最简练的加法器 不用其他的library-most simple adder
  3. 所属分类:assembly language

    • 发布日期:2017-11-28
    • 文件大小:545
    • 提供者:CHENGLU CHI
  1. ADDER

    0下载:
  2. 51单片机,加法器,包括键码扫描、储存、LED显示,有退格修改功能-51, adder, including key code scanning, storage, LED display, there is the backspace editing features
  3. 所属分类:assembly language

    • 发布日期:2017-12-05
    • 文件大小:1744
    • 提供者:lau kaywing
  1. VHDL

    0下载:
  2. 本程序包换一个游戏程序和各种功能的计数器和加法器源程序及波形发生器的代码程序,适合初学者使用-This program replacement a game program and a variety of functions counters and adders and waveform generator source code procedures, suitable for beginners
  3. 所属分类:assembly language

    • 发布日期:2017-04-07
    • 文件大小:2450
    • 提供者:xuliyue
  1. LAB3_1

    0下载:
  2. 一个八位加法器,利用四个全加器组成,并兼有溢出提示功能-An eight adder using four full adder composed, and both spill prompts
  3. 所属分类:assembly language

    • 发布日期:2017-04-12
    • 文件大小:728
    • 提供者:caoyihao
« 12 »
搜珍网 www.dssz.com