搜索资源列表
ii
- 交通灯状态机Vrilog源代码 交通灯状态机Vrilog源代码-The traffic light state machine source code Vrilog traffic lights Vrilog state machine source code
elevator.asm
- elvator state machine example
state_comb
- State Machine Implementation in VHDL
washer
- 基本任务： 1. 洗衣机的工作步骤为洗衣、漂洗和脱水三个过程，工作时间分别为：洗衣 20 秒 漂洗 25 秒，脱水 15 秒； 2. 用一个按键实现洗衣程序的手动选择：A、单洗涤；B、单漂洗；C、单脱水；D 漂洗和脱水；E、洗涤、漂洗和脱水全过程； 3. 用显示器件显示洗衣机的工作状态（洗衣、漂洗和脱水），并倒计时显示每个状 的工作时间，全部过程结束后，应提示使用者； 4. 用一个按键实现暂停洗衣和继续洗衣的控制，暂停后继续洗衣应回到暂停之前保
3
- 用8251A实现串行口异步方式双机通信，波特率1200bps。采用查询方式发送、中断方式接收。双方平时处在查询键盘、等待中断接收状态，并显示相关提示。-Asynchronous serial interface with the 8251A to achieve two-way machine communication, baud rate 1200bps. Using query mode to send, receive interrupt. Look at the two sides u
beep-sing(VHDL)
- 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调 该实验通过设计一个状态机和分频 器使蜂鸣器发出"多来咪发梭拉西多"的音调。 -Sent to the buzzer frequency square wave of the experiment through the design of a state machine and divider buzzer sounded " more than a microphone Fat shuttle Rasi multi to
MDQUDONG
- 1、CPU程序控制，出币准确，具有马达正反转功能。 2、具有马达正反转功能,和马达过流保护功能。 3、接线简单方便，自带手动退币按钮。 4、具有对马达刹车功能，解决因24V电源偏高而造成出币不正确困扰。 5、退币小卡智能检测马达卡币，且卡币时自动处理。 6、若卡币处理失败，退币小卡将自动关闭马达，从而防止马达烧坏。 7、自带退币小卡各运行状态LED提示功能，方便客户了解退币小卡的 现行状态，方便客户对机台退币故障处理。-1, CPU program control,
chao
- 利用有限状态机实现一般时序逻辑分析的方法； 进掌握用Verilog编写的有限状态机的标准模板-Finite state machine to achieve general sequential logic analysis method into the grasp of finite state machines using Verilog standard template
SCHK
- 由两个主控进程构成的相同功能的符号化Moore型有限状态机-Constituted by two master processes the same function symbol Moore finite state machine
VHDL-
- VHDL语言 有限状态机交通灯的设计 分频器模块的设计-Finite state machine design language VHDL design of traffic lights divider module
Finite-state-machine-design-part
- VHDL语言 有限状态机交通灯的设计 有限状态机设计部分-VHDL language finite state machine design of traffic lights finite state machine design part
FSM
- 这是用 vhdl所实现的有限状态机的代码，是学VHDL的基本-this is the VHDL for finite state machine.
saomiao
- 这是一个4*4矩阵键盘扫描函数,用状态机实现,不用延时以消抖,只需在一个定时10~12ms左右的中断函数里调用,从而节省了单片机时间-This is a 4* 4 matrix keyboard scan function, using the state machine implemented without delay in order to eliminate shaking, just a timer interrupt function calls in about 10 ~ 12m
RISC_CPU
- RISC_CPU 设计练习这是用verilog写的一个基于状态机的简易RISC_CPU的设计，里面包含各个模块，每个模块经过仿真没有问题，整个工程在板子上经过试验。--This is a verilog to write a simple RISC_CPU based state machine design, which contains various modules, each module through simulation without problems, the whole pr
washer
- 硬件实现洗衣机的编程，有正转反转灯，洗衣，暂停，脱水，结束等状态转换以及倒计时设定-Washing machine programming hardware implementation, there are forward reverse lights, laundry, pause, dehydration, and other state transitions and ending countdown setting
traffic_control1
- （1） 学习和掌握了解分频电路、通用同步计数器、异步计数器的使用方法； （2） 理解Moore和Mealy两种状态机的一般编程方法，能够按工程控制需求设计相应的逻辑和时序控制程序。 以开发板上的六盏LED小灯模拟，三盏小灯模拟一个方向的红黄绿交通灯灯，用VHDL语言编程实现红绿交通灯控制程序。 -(1) to learn and master the understanding of frequency division circuit, universal synchronous
FPGA-Traffic-Light-Controller
- （1） 学习和掌握了解分频电路、通用同步计数器、异步计数器的使用方法； （2） 理解Moore和Mealy两种状态机的一般编程方法，能够按工程控制需求设计相应的逻辑和时序控制程序。 以开发板上的六盏LED小灯模拟，三盏小灯模拟一个方向的红黄绿交通灯灯，用VHDL语言编程实现红绿交通灯控制程序。 -(1) to learn and master the understanding of frequency division circuit, universal synchronous