verilog 三分频 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。-verilog-third of the frequency divider is a FPGA design, very high frequency of use, one of the basic design, although most of the designs in

用verilog编写的10分频程序，仿真过，是正确的-10division

20分频器，具有一定的使用价值，自己可以试试看 。-20 frequence verilog code design and test