搜索资源列表
OA
- 本系统包含250多个JavaBean类，整个系统全面实现MVC（模型 视图 控制）三层架构， 大量的应用到了类的反射机制涉及网络编程行业最高精尖技术STRUTS+HIBERNATER，最有说 服力的证实了多层建构框架模式的绝优越性。数据和逻辑处理由STRUTS的模型层Model进行处理， 页面调转由STRUTS的控制层Controller实现,页面负责显示请求和响应，大大增强了“人机”的 互动性，这一层在STRUTS的视图层View用STRUTS标签+HTML等实现，同时使用va
Chapter1-5
- 第一章到第五章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
suanfadiaodu
- 实现按优先级与时间片相结合的进程调度算法 内容： 1：设计进程控制快，进程队列结构（包括：就绪队列，等待队列，运行队列）等必要的数据结构。 2：模拟操作系统进程调度的功能，编写进程调度程序，模拟的处理机分派程序，进程等待函数和进程唤醒函数。 3：编写用户程序，创建6个用户进程。 进程调度的设计方法 1。数据结构 （1）优先级与时间片的设计 ◆进程因等待放弃CPU时，优先级置为1（高优先级） ◆进程因时间片到放弃CPU时，优先
16-CISC-CPU-design
- 16位精简指令集的CPU设计，有完整的步骤和原程序可供学习-16-bit RISC CPU design, complete steps and the original program for learning
Chapter-13
- 13.2 RISC-CPU设计 13.3 RISC-CPU Testbench设计-13.2 RISC-CPU design 13.3 RISC-CPU Testbench Design
RISC_CPU1
- 讲述了简易cpu设计的全部过程，代码详细，对于一个初学者是很好的范本-About the whole process, the simple design of CPU code, for beginners is a very good model]