搜索资源列表
fpga时钟设计
- 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操 作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将 导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可 分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上 述四种时钟类型的任意组合。-without the expense of discrete logic, programmable l
fpga设计中关键问题的研究
- FPGA设计中关键问题的研究-FPGA design research on key issues
《fpga安全设计基础》
- FPGA安全设计基础-FPGA design basis safety
EDA
- FPGA同步设计技术-synchronous FPGA design technology
256LED
- 256级灰度LED点阵屏显示原理及基于FPGA的电路设计
FPGAdesignprinciple
- 这是一本关于FPGA指导设计原则的书，内容为中文，文档形式为PDF
FPGA
- 自己设计的Smartcard功能模块，已经通过vcs仿真和FPGA验证，可以使用。
G48+FPGA-CPLD
- 杭州康公司生产的EDA试验箱，一些应用文档，有源码设计实例。
VGA
- 基于FPGA的VGA显示接口的研究与设计
logicdesigforFPGA
- 高级FPGA教学实验指导书－逻辑设计部分.pdf QuatusII5.0 是Altera 公司的最新产品。MaxplusII 是一套非常成功的PLD 开发软件， 虽然QuartusII 已经推出了4 年，并且Altera 宣布不再对MaxplusII 进行升级，但至今仍 有非常多的工程师在使用MaxplusII。 Altera 在QuartusII 中允许将软件界面设置为 MaxplusII 风格，以吸引MaxplusII 的用户转向QuartusII。安装QuartusII 时
]FPGA设计指导手册PDF版
- FPGA设计指导手册PDF版 将如何设计fpga的,考虑了一些FGPA的关键问题可以参考一下 对初学者有帮助的-FPGA design instruction manual PDF version of the design they simply consider the FGPA some of the key issues for reference to help beginners
5300.pdf
- 5300FPGA参考设计
基于VHDL的DDS信号发生器
- 本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰 峰值为0.3V～5V两路信号之间可实现0°～359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计