搜索资源列表
VHDLTEACH
- VHDL教程 VHDL与数字电路设计 使用手册-VHDL Guide VHDL and digital circuit design manual
structuredVHDL
- 如何编写structured VHDL代码.(英文)-how to prepare structured VHDL code. (English)
dclocke
- vhdl数字时钟设计 目的，原理仿真 源程序-vhdl digital clock designed, the principle source Simulation
VHDL_TESTBENCH
- 怎样用VHDL写TESTBENCH.rar VHDL仿真-how to use VHDL to write VHDL simulation TESTBENCH.rar
sj1
- 电子售货机的vhdl程序，用max-plus2编译，-electronic vending machines in vhdl procedures used max-plus2 compiler,
changyongmokuai
- 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信-DPLL intelligent design using VHDL on the CPLD Serial Communication
rommatlab
- 错误检测与纠正电路的设计与实现用VHDL语言在CPLD上实现串行通信.doc-error detection and correction circuit design and implementation using VHDL on the CPLD serial communications. D oc
vhdlYONGHUSHOUCE
- 非常优秀的国外VHDL设计教程，可进行MODELSIM模拟等操作
vhdlexamples
- 包含了几十个Vhdl的事例！和实用！不知道说什么好了，绝对真实！
VHDLjiaocheng
- VHDL的绝好教程,对于学习vhdl线具有很强的指导性,是学习VHDL的好帮手.
shuzizhong
- 介绍了用VHDL设计数字钟的相关知识,是学习VHDL的经典例子.
5_2999
- 关于数字信号处理的文献，主要应用与fpga，用的是vhdl语言
5_3548
- vhdl的100个实例，应用于嵌入式系统，对编程者有帮助
VHDL_Examples
- VHDL程序实例集——电子设计自动化（EDA）入门工具书
VHDL_TIMERCHIP_Design
- 基于VHDL的定时计数芯片的设计 通过模块化，状态图设计实现定时芯片
基于VHDL的DDS信号发生器
- 本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰 峰值为0.3V～5V两路信号之间可实现0°～359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计