摘要 本文设计一种具有可扩展性的双层并行光互连网络顶层为数字路由结点和光网络接口卡组成的星型网 底层为光网络接口卡连接而成的环形网结点机以及数字路由结点影响网络的性能结点机的吞吐能力限制了整 个网络的吞吐率扩展PCI 总线的位数能够提高光网络接口卡的吞吐速率采用64bit/66MHz 工作模式可获得4.224 Gbps 峰值传输速率网络的实际最大吞吐速率为8.448Gbps 环网内平均延迟2195ns 环网间平均延迟4713 ns 可以采用本文设计的数字路由结点对网络进行低成本级

verilog PS2键盘解码程序，　之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助手里显示相应大写字母。下面就共享代码吧！ 　　除了顶层模块，三个底层模块分别为PS/2传输处理模块、串口传输模块以及串口波特率选择模块（下面只给出顶层模块和PS/2传输处理模块的verilog代码）。-verilog PS2 Ke

介绍了应用FPGA芯片和硬件描述语言(VHDL)设计微波炉控制器系统的方法。系统使用VHDL编程实现各底层模块的功能，顶层的设计采用图形输入完成。论文主要阐述模块化设计的思想和状态图的描述方法，以及他们在硬件描述语言中的应用，并展示了其在Quartus II 开发系统下的仿真结果。-This paper introduces the application of FPGA chip and the hardware descr iption language (VHDL) method for