搜索资源列表
VerilogHDLshujicaiji
- 基于Verilog HDL设计的自动数据采集系统 介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。
State
- 状态机资料,状态机是FPGA设计的常用方法,资源多多共享,不亦乐乎!
2005-9-5-M8AY1EQBIPZD4SWW
- 介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。
FSM 算法介绍
- 本文详细介绍了有限状态机的设计方法，并用两个实际的例子描述了如何设计FSM，希望有兴趣的朋友能体会到FSM的优美之处。
Practical_UML_Statecharts_2ed.
- Practical UML Statecharts in C/C++, Second Edition:Event-Driven Programming for Embedded Systems 介绍UML与状态机在嵌入式系统的应用...e文..第2版 压缩包内含书中程序代码与工具tool&code.zip,Practical UML Statecharts in C/C , Second Edition: Event-Driven Programming for Embedded
74161
- 计数器74161功能测试电路状态机程序。该程序是功能测试电路的核心。-Counter 74161 functional test circuit state machine procedures. The program is the core of functional test circuit.
UML_Reference
- 统一建模语言参考手册，内容包括静态视图、用例视图、状态机视图、活动视图、交互视图、物理视图、模型管理视图等-Unified Modeling Language Reference Manual, including a static view, use-case view, state machine view, the activities of view, interactive view, physical view, such as model management view
sequence_check
- 用状态机实现序列检测器的设计，并采用ROM结构输入待测序列进行仿真测试。-sequence inspector
fsm
- 如何使用状态机综合电路，状态机大全等等，使用DC综合工具-How to use the integrated circuit state machine, state machine Guinness and so on, using integrated tools DC
Database_Design_Workflow
- 这是一款介绍数据库实现的工作流的表的建设，重在理解工作流数据库表之间的关系，为实现一个基于数据库实现的工作流，需要考虑建哪些表，如流程状态，历史日志等，以此类推，主流的工作流产品自带的系统表也就这些。基于此自己可以考虑写个状态机，实现工作流-This is a workflow of databases to achieve the construction of the table, focusing on the workflow to understand the relationship
state_machine
- 非常经典的状态机编写资料，有各种状态机编写方法的对比-A very classic state machine preparation of information and the compilation of a variety of state machines comparison
floatmul
- 用verilog实现三十二位浮点数算法，通过状态机的方法实现。-32 floating-point implementation using verilog algorithm, the method adopted by the state machine implementation.
a
- 状态的学习资料，可以掌握FPGA设计中状态机的使用，非常好的一个文档-The state of learning materials, you can master the FPGA design, the use of state machines, a very good document
statecharts_modelica
- 基于建模语言Modelica模拟状态机实现对混合系统的建模-MODELLING HYBRID SYSTEMS USING STATECHARTS AND MODELICA
FPGAMAC
- 本文介绍了基于现场可编程门阵列(FPGA) 的以太网MAC 子层协议的硬件实现方法. 硬件结构上由控制模 块、发送模块和接收模块3个部分组成,发送模块和接收模块采用状态机控制数据发送和接收的过程,完成数据的封装、发送和接收功能.-This article describes the field programmable gate array-based (FPGA) Ethernet MAC sub-layer protocol of the hardware implementation. H
statemachine
- FPGA 经典状态机的设计应用文档与相关源码-state machine coding styles for synthesis in fpga
DUAL_finite_state_machine
- 对EIGRP的高级特性DUAL有限状态机的详细描述-EIGRP advanced features of the DUAL finite state machine detailed descr iption of the
Advanced_Verilog_Design
- 以Lattice 器伴为例,描述如何在Verilog中指定管脚属饪功能(OE,RESET,IO CELL寄存器,双向IO,Latch IO,管脚Pin number, synthesis属性,输出电气规格...),状态机的使用,及其它Verilog进阶功能-With Lattice devices for example, it describes how to specify the pin function in Verilog (OE, RESET, IO CELL register, b
AReconfigurableFIRFilterSystemBasedonFPGA
- 本文将FPGA的快速性和计算机的灵活性通过USB2．0总线有机地结合起来，设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数，通过USB2．0对FPGA芯片内部的FIR多阶滤波器进行参数配置，实现数字滤波器参数可调；配置后的FPGA滤波单元完成对A／D采集的信号进行滤波运算，滤波后的数据经过缓存后通过USB2．0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换，保证了系统的有序运行。-In
aspnet
- aspnet开发报销多级审批工作流状态机版本-aspnet development of multi-level reimbursement approval workflow state machine version