搜索资源列表
7decoderdesigndigitaldisplay
- 1.学习7段数码显示译码器设计。 2.进一步熟悉VHDL设计技术,掌握CASE语句的使用。 3.掌握文本输入法的顶层设计方法。 -1. Learning 7 decoder design digital display. 2. More familiar with the VHDL design techniques, master the use of CASE statements. 3. Have the text input method of the top-level d
taxi
- 介绍了出租车计费器系统的组成及工作原理,简述了在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。论述了车型调整模块、计程模块、计费模块、译码动态扫描模块等的设计方法与技巧。-Introduced a taxi meter system, the composition and working principle outlined in the EDA platform, with the single-chip CPLD devices constitute the digit
aaa
- 用verilog vhdl 编写的 38译码器,包括源代码和测试模块-38 decoder
vhdl
- 行为描述、数据流描述、结构描述实现2to4译码器。-Behavior descr iption, descr iption of the data stream, 2to4 decoder schema.
decoder
- vhdl语言编写的7段数码管译码器,包含了全部代码和工程图-7-segment LED decoder vhdl language contains all the code and drawing
scan_led3
- 用VHDL语言写的数码管扫描电路。压缩包中还包括多路复用器、译码器和计数器。-VHDL language used to write the digital scanning circuit. Compressed package also includes multiplexers, decoders and counters.
sanba
- 三八译码器实现和应用,通过vhdl实现一个简单的三八译码器电路-Thirty-eight decoder implementations and applications, through the realization of a simple vhdl thirty-eight decoder circuit
cpld
- CPLD与电子CAD报告 VHDL中的并行语句、进程 信号、变量、顺序语句 分频器、计数器、译码器、状态机 数字钟综合设计-CPLD and VHDL electronic CAD report in parallel statement, the process signals, variables, sequential statements divider, counter, decoder, an integrated digital clock state machine des
EDA实验程序
- VHDL语言编写简单EDA实验程序,如数字钟,,译码器,,动态扫描数码管(VHDL language, simple EDA experimental procedures)
3-8译码器
- 基于vhdl的3-8译码器的代码输入、测试平台及仿真(Code input of 3-8 decoders)
VHDL二路洗衣机系统设计
- 洗衣机的系统设计,VHDL语言编写,采用VHDL模块化的设计方法来进行洗衣机控制器的设计,即自顶向下,从系统总体要求出发,自上至下地将设计任务分解为不同的功能模块.最后将各功能模块连接形成顶层模块,完成系统硬件的整体设计。本控制器基本功能描述洗衣机控制器可工作于五种模式下:单洗涤、单漂洗、单脱水、漂洗十脱水、洗涤十漂洗+脱水,可以使洗衣机控制器工作在任意一种模式,并显示出洗衣机的工作状态和剩余工作时间,在剩余时间结束后有报警声提示使用者,并且可实现暂停洗衣和继续的功能,此外,加入附加功能,可自选