搜索资源列表
VHDL_LCD1602
- 基于fpga的万年历和数字钟设计，利用1602显示-Digital clock and calendar design based on fpga, using 1602 shows
clockllb
- This example toggels the digital output using the selected clock rate based on the 40Mhz default FPGA timebas
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。