搜索资源列表
cy7c68013工作在SLAVE FIFO下的FPGA源代码
- cy7c68013工作在SLAVE FIFO下的FPGA源代码,已经通过,Verilog编写,cy7c68013 slave fifo mode code ,written by hard ware language
USB-based
- 基于USB接口Slave FIFO模式的核谱数据采集研究 -Slave FIFO Interface USB-based model study of nuclear spectroscopy data acquisition
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS.232C传输协议,主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO,采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境,也能适合低速的数据传输场
USB_Firmware
- 68013估价代码,选择SLAVE fifo模式,经过验证的-68013 valuation code, SLAVE fifo mode, proven
Cy7C68013_SLAVE-FIFO_Verilog
- 针对CY7C68013在SLAVE FIFO 模式下读写Verilog源代码-For CY7C68013 in the SLAVE FIFO mode to read and write Verilog source code