搜索资源列表
Writing-testbenches-using-SystemVerilog.pdf.tar.g
- systemverilog testing
UVM1.1应用指南及源代码分析_20111211版.pdf
- 该书用来介绍UVM的架构，语法，包含很多示例，适用于初学者(The book used to introduce the UVM architecture, syntax, including many examples, for beginners)
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。