CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 搜索资源 - verilog crc

搜索资源列表

  1. CRC

    0下载:
  2. 详细介绍了循环冗余校验CRC(Cyclic Redundancy Check)的差错控制原理及其算法实 现。-Details of Cyclic Redundancy Check CRC (Cyclic Redundancy Check) theory and the error control algorithm.
  3. 所属分类:Communication

    • 发布日期:2017-03-28
    • 文件大小:106406
    • 提供者:elunlang2000
  1. crc_explain

    0下载:
  2. 循环冗余校验 CRC 的算法分析和程序实现。通信的目的是要把信息及时可靠地传送给对方,因此要求一个通信系统传输消息必须可靠与快速,在数字通信系统中可靠与快速往往是一对矛盾。为了解决可靠性,通信系统都采用了差错控制。本文详细介绍了循环冗余校验CRC(Cyclic Redundancy Check)的差错控制原理及其算法实现-Cyclic Redundancy Check
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:106330
    • 提供者:朱红
  1. CRC算法原理及其Verilog实现

    0下载:
  2. CRC校验在许多场合都会用到,该文档详细地描述了如何实现CRC算法,是技术开发人员的好帮手
  3. 所属分类:技术管理

  1. crc32

    0下载:
  2. crc-32 主要用于网络传输中的 检测,防止错误数据传输-verilog hdl
  3. 所属分类:software engineering

    • 发布日期:2017-04-14
    • 文件大小:2926
    • 提供者:fengsen
  1. Verilog

    0下载:
  2. Verilog初学者使用,各种verilog的典型电路设计。包括状态机、CRC校验等。-Verilog beginners, abundant examples
  3. 所属分类:software engineering

    • 发布日期:2017-04-25
    • 文件大小:271043
    • 提供者:李茜
  1. 18.基于2.4GHz的数字基带系统设计与实现

    1下载:
  2. 首先设计了 2.4GHz 数字基带系统的架构,该架构包括模拟前端、数字 基带、寄存器、协议处理和 I/O 等模块,其中,数字基带模块由发送子系统和接收 子系统构成。基于该架构,使用 Verilog HDL (hardware descr iption language,硬件 描述语言)设计了数字基带发送子系统,该发送子系统由 PPDU、symbol-to-chip、 chip-to-precode、 CRC 和白化五个模块组成,采用 symbol-to-chip 和 chip-to-pr
  3. 所属分类:文档资料

搜珍网 www.dssz.com