模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLL

总结了TMS320F2803X芯片开发时应注意的要点，包括引脚的说明和常出现的错误-Summarize TMS320F2803X development should bemain points to note, including the descr iption of the pin and common errors.

GPIO口的通信，自动压VR端子引脚STVD编写的程序，第一次上传，不知道传的对与不对。-GPIO port communication