搜索资源列表
loongson
- 龙芯2E处理器用户手册 中国科学院计算技术研究所 意法半导体公司 2006年 9 月 龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指 令流水线每个时钟周期取四条指令进行译码,并且动态地发射到五个全流水的功能部件 中。虽然指令在保证依赖关系的前提下进行乱序执行,但是指令的提交还是按照程序原 来的顺序,以保证精确中断和访存顺序执行。 -Godson 2E processor user manual CAS Institute of Comp
GPSdsp
- GPS信道译码的DSP实现。参考网上的资料。 我是新手,欢迎大家来帮我改正-GPS channel decoding DSP. Online reference information. I greenhorn, welcoming everyone to help me correct
bchFPGAachieve
- BCH码译码器的FPGA实现 BCH码一种新的译码方法-BCH decoder FPGA BCH code decoding a new method
BCHdecode
- 一种快速BCH编译码算法设计 这个算法很好的 -A fast encryption algorithm design of the algorithm good
Interface_of_Turbo_code_design
- 现在广义的Turbo码是指采用级联或乘积编码方法并利用迭代译码方法的编译码方案。迭代译码的基本思想是将一个的复杂的长的译码步骤分解为多个相对简单的迭代译码步骤而且在迭代译码步骤之间信息概率的转移或者是软信息的传递确保几乎没有信息损失。 根据其成员码和级联的方法的不同,Turbo码的分类 .本设计论文提供了Turbo码matlab代码以及界面设计(版权所有,仅供参考!) -now generalized Turbo code refers to the use of the product
8888888888888888888888gfh
- 本人把这次课程设计作为培养实践能力的初次练兵,以数字通信中的编码器、译码器及锁存器为核心设计了八路抢答器。-I regard this as a training curriculum design practical ability of the initial training, and digital communications to the encoder, Decoder and latches at the core design of the Eighth Route Army
sovaIntroduce
- 该文章介绍了VITERBI译码软输入软输出(SISO)的算法及实现-The article introduces the VITERBI decoding soft-input soft-output (SISO) algorithm and implementation
1
- LDPC码译码相关文献 Bounds on the maximum likelihood decoding error probability of low density parity check codes
hafuman
- 从终端读入要编码的字符串,对所输入的字符串进行频率统计并建立哈夫曼树。 输出每个字符的编码。 根据已有的各个字符的编码,输入一段正确的电文,然后对输入的电文进行译码。
8255A
- 使用DVCC实验系统中的并行接口芯片8255A的B口作输入口,使工作于方式1,将PB0~PB7连接到手动开关K1~K8,将手动脉冲信号SP作为8255B口的选通信号,连接到PC2。将B品工作于方式1时的中断请求信号(PC0)连接到8255A的IR3,8255A的片选信号无需连接(系统已连接好)。8259A的CS连接地址译码输出端Y6,8259A的端口地址为60H、61H
DigitalVoltmeter
- 本设计实际上是将被测模拟量转换为数字量,并进行实时数字显示,主要由以下几部分构成:量程转换电路、AC-DC转换电路、3位半A/D转换单元电路、基准电源单元电路、译码驱动单元以及数码管显示单元。其中A/D转换器选用三位半MC14433,基准电源选用MC1403,译码驱动器则MC14511,另加四个共阴极LED发光数码管。
xin
- 同属HDB3编译码器系统的课程设计与仿真
HardwareSolutionforRSEncodingandDecodinginWideBand
- 提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。
mycpu
- Quartus II 5.0下写的一个单总线架构的CPU设计,包括控制器、运算器、译码电路等。模拟的时钟脉冲也给出。已经通过Quartus II 5.0运行。可以给需要设计总线架构CPU的同学一点参考。
DSP_TURBO
- 基于Log_MAP 算法, 提出了一种TURBO 码DSP 实现方案。利用内联函数、循环展开, 软件流水线技术对算法进行了优 化, 在TMS320C6416 芯片上实现了36Mbps 的编码速率及1.6Mbps 译码速率(5 次迭代)。该方案可以灵活设置码率、帧长、迭 代次数等关键参数, 适用于不同要求的高速通信系统
PDF417YMJS
- PDF417的相关译码技术和电子电路设计
rwtmbyylyyyyj
- 二维条形码编译码原理与应用研究,硕士毕业论文
hafuman
- 标准的哈夫曼编译器实验报告 从编码到译码都实际验证过,正确无误 实验报告内容详尽准确 值得学习的实验报告模板-Standard experimental report compiler Huffman encoding to decoding are from actual verified, the experimental contents of the report is correct and accurate in detail to learn the experimen
3-8译码器
- 基于vhdl的3-8译码器的代码输入、测试平台及仿真(Code input of 3-8 decoders)
STBC编译码原理
- 包含了STBC编译码原理和ZF检测算法原理及G2,G3,G4信道矩阵