搜索资源列表
yinpinxinhaofenxiyi1233412
- 基于Altera Cyclone II 系列FPGA嵌入高性能的嵌入式IP核(Nios)处理器软核的基于FFT的音频信号分析仪-Based on Altera Cyclone II series FPGA embedded high-performance embedded IP core (Nios) soft core processor FFT-based audio signal analyzer
ZedBoard-step2
- ZedBoard学习手记(二) 开发自定义AXI总线外设IP核——以LED和开关为例 -ZedBoard learning s note (2) develop a custom AXI bus peripherals for leds and switch IP core- for example
CAN_IP_2014-4-20
- CAN IP核的详细实现 直接运用 可以用ISE直接打开-CAN IP USE
pll
- 用quartus自带的ip核生成的pll代码-use the ip core from quartus ii to generate the programme of PLL.
Xilinx_PCIe_Core-DMA
- 本文档介绍了一种基于Xilinx Endpoint Block Plus PCIe IP Core,由板卡主动发起的DMA设计。该设计利用通用的LocalLink 接口,所以方便的兼容支持Xilinx PCIe 硬核的器件,例如Virtex 5,Virtex 6,Spartan 6,并且实际在ML555 和ML605 开发板上实际测试通过。此外,驱动将板卡的控制封装起来,提供用户层简单的读写接口,方便上层程序的开发。-This document describes an approach bas
music-Player-based-on-FPGA
- 设计了一种基于Altera FPGA的音乐播放器,能够实现从SD卡中读取所有音乐文件,并通过开发板送至DAC数模转换器并播放出音频文件。本设计基于SOPC技术,使用Nios2软核处理器实现,包括软硬件设计两个部分。硬件部分主要负责对SD卡控制器的ip核编写及调试,实现硬件所需功能。软件部分主要负责对SD卡按时序进行音频文件的读取操作以及音频信息的输出。同时,制作了一个小型的音乐播放模块,实现音乐的播放。最终作品基本满足要求。-Altera FPGA-based design of a music
ModelSim-for-PLL
- 基于Verilog在的PLL的IP核仿真测试,环境为ModelSim-Verilog-based IP cores in the PLL simulation test environment for ModelSim
axi_spi
- AXI 总线的SPI IP核说明书,需要的可以看一下。对于研究SPI 总线很有益处。-SPI IP Core Introduction
8pic_MCU
- 8位MCUIP核的设计与应用(verilog IP核设计)PIC处理器 西安电子科技大学硬件工程师培训资料-Design and Application of 8 MCU IP cores (verilog IP core design) PIC processor Xi an University of Electronic Science and Technology Hardware Engineer training materials
SOPCIINIOSII-guiding-book
- SOPCIINIOSII实验指导书(第二版)和 实验操作手册,以ALTERA公司的NIOSII IP核为中心,详尽的说明NIOSII的SOPC设计,适用于SOPC-NIOSII EDA/SOPC实验开发平台的系列产品-SOPCIINIOSII experimental guide book (second edition) and the experimental operation manual to ALTERA company NIOSII IP core-centric, detaile
DDR3读写测试
- MIG IP控制DDR3读写测试,于MIG IP核用户接口时序较复杂,这里给出扩展接口模块用于进一步简化接口时序。(MIG IP controls DDR3 reading and writing tests, and the time sequence of MIG IP kernel user interface is more complex.)