CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 软件工程 搜索资源 - verilog project

搜索资源列表

  1. pld MegaWizard Plug-In Manager

    1下载:
  2. 利用QuartusII的"MegaWizard Plug-In Manager", 设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它们作为一个project,DEVICE选用EPF10K70RC240-4,对它们进行 时序仿真,将仿真波形(输入输出选用group)在一页纸上打印出来。 2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_
  3. 所属分类:软件工程

    • 发布日期:2016-01-24
    • 文件大小:31.46kb
    • 提供者:李侠
  1. Verilog

    0下载:
  2. Verilog语言学习资料,希望对给为有一点帮助哈-Verilog language learning materials, hoping to have some help on to Kazakhstan
  3. 所属分类:Project Design

    • 发布日期:2017-04-05
    • 文件大小:579.9kb
    • 提供者:周心驰
  1. Verilog-tutorial

    0下载:
  2. one ee 271 project- one ee 271 project
  3. 所属分类:Project Design

    • 发布日期:2017-11-24
    • 文件大小:2.51mb
    • 提供者:minh
  1. Quartus_II-training-file

    0下载:
  2. Quartus 培训和使用教程,包括使用原理图输入,使用Verilog建立工程等-Quartus training file,include usingthe schametic to create project,and use the verilog file to create the project.
  3. 所属分类:software engineering

    • 发布日期:2017-11-17
    • 文件大小:1.41mb
    • 提供者:啊牛
  1. verilog

    0下载:
  2. 文档给出了verilog数字系统设计的6个实践项目的详细设计过程,包括设计思路、顶层设计和各个模块设计的源码和详细说明-The document gives 6 verilog digital system design practice project detailed design process, including source code and a detailed descr iption of the design ideas, the top-level design and m
  3. 所属分类:Project Design

    • 发布日期:2017-11-30
    • 文件大小:612.29kb
    • 提供者:Lisa
  1. 01287713

    0下载:
  2. the project done in verilog for rtl
  3. 所属分类:Project Design

    • 发布日期:2017-04-26
    • 文件大小:258.1kb
    • 提供者:darshan
  1. ME-Project-Reference

    0下载:
  2. This project used code verilog to load on Kit Xilinx Spartan 3A. Wireless Sensor Nodes Processor Architecture and Design.I prefered on the internet
  3. 所属分类:Project Design

    • 发布日期:2017-04-28
    • 文件大小:193.13kb
    • 提供者:thuanbk
  1. vendingmachine_verilog

    0下载:
  2. This file is solution of project that can make vending machine in language of verilog (also can be activated in altera cyclone2 board)
  3. 所属分类:Project Design

    • 发布日期:2017-05-02
    • 文件大小:595.71kb
    • 提供者:eunkoo
  1. Verilog-Code-For-Digital-Clock-Project

    0下载:
  2. Verilog code for digital clock project
  3. 所属分类:Project Design

    • 发布日期:2017-04-29
    • 文件大小:9.93kb
    • 提供者:farida banu
  1. Online-Shopping-System-project-Source-code

    0下载:
  2. In this homework, you will need to compile and simulate a System Verilog program (constraint_mode_ex.sv) which implements multiple constrained-random test. A more detailed descr iption of the program can be found below:
  3. 所属分类:Project Design

  1. vlsi list

    0下载:
  2. project titles for btech ece
  3. 所属分类:系统设计方案

    • 发布日期:2018-04-19
    • 文件大小:15kb
    • 提供者:src5472
搜珍网 www.dssz.com