搜索资源列表
VHDL状态机实现
- VHDL语言实现状态机的详细介绍
用Quartus II对状态机进行功能仿真和时序仿真
- 用Quartus II对状态机进行功能仿真和时序仿真,不需要编写测试向量。文档附详细的操作步骤。
a
- 状态的学习资料，可以掌握FPGA设计中状态机的使用，非常好的一个文档-The state of learning materials, you can master the FPGA design, the use of state machines, a very good document
DUAL_finite_state_machine
- 对EIGRP的高级特性DUAL有限状态机的详细描述-EIGRP advanced features of the DUAL finite state machine detailed descr iption of the
802.1ad-2005
- 多生成树mstp的国际标准文档，里面详细介绍mstp的实现机制，有详细的状态机说明-Multiple Spanning Tree mstp international standard document, which details mstp implementation mechanism, a detailed descr iption of the state machine
FPGA-design
- FPGA开发学习文档，里面包含状态机资料，FPGA开攻略等等，对于FPGA的学习很有帮助-FPGA development study the document, which contains information on the state machine, FPGA opened Raiders, etc., is helpful for learning FPGA
EventAndState
- iso18000——6c标准 标签状态机-iso18000——6c the state machine of tag
cpld
- CPLD与电子CAD报告 VHDL中的并行语句、进程 信号、变量、顺序语句 分频器、计数器、译码器、状态机 数字钟综合设计-CPLD and VHDL electronic CAD report in parallel statement, the process signals, variables, sequential statements divider, counter, decoder, an integrated digital clock state machine des
TJA1040
- 完全替换 PCA82C250 的 TJA 1 040 高速 CAN 总线收发器 特征 • 完全符合 ISO 11898 标准 • 速度高 高达 1Mbaud • 电磁辐射 EME 非常低 • 差动接收器具有较宽的共模范围 可抗电磁干扰 EMI • 处于不上电状态的收发器会从总线脱离 零负载 • 输入级符合 3.3V 和 5V 的器件 • 如果使用分裂终端 电压源可以稳定隐
14_ethernet_test
- 千兆网学习代码 ISE，状态机实现数据打包，基于PHY芯片实现数据传输(ethernet communication sample with verilog,state machine)
labview状态图编程指南
- 指导用户如何在Labview中有效使用各种状态图和状态机模式进行编程，对初学者很有参考价值。