搜索资源列表
fucksonofbitch
- 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLL
digtal_radio_design
- 数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成器芯片BU2614构成的锁相环电路。
up_261128143F5F01A9
- 为解决直接序列扩频系统的数字收发机中初始频率的捕获问题，提出了一种通过DFT变换，在频域 上进行抛物插值运算的频偏估计的算法。该算法可适应低信噪比、宽频率偏移范围的恶劣通信环境和突发的通信 模式，且算法复杂度较低。该算法已在FPGA 中实现。
100MHz-visual-oscilloscope
- 从自主研发的角度，提出了基于虚拟仪器的数字示波器的一种新的设计方法，该方法对数据采集卡硬件设计和配套软件的开发进行了研究。采用PCI接口，用DMA方式传输据，使得采样频率可达100MHz，用户可通过软面 板设置采样参数，采集的数据先送到系统内存，再直接以波形形式显示到软面板上，或者以数据文件格式存到Pc机硬盘。该虚拟示波器已成功运用于弱电信号的采集。
phase
- 设计了一基于现场可编程门阵列（FPGA）的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分，分别完成移相信号的发生及其频率、相位差的预置及数字显示、发生信号的移相以及移相后信号相位差和频率的测量与显示几个功能。其中数字式移相信号发生器可以产生预置频率的正弦信号，也可产生预置相位差的两路同频正弦信号，并能显示预置频率或相位差值；相位测量仪能测量移相信号的频率、相位差的测量和显示。两个部分均采用基于FPGA的数字技术实现，使得该系统具有抗干扰能力强, 可靠性好等优点。
AD9914
- AD9914是一款直接数字频率合成器(DDS)，内置一个12位数模转换器，目标工作速率最高达3.5 GSPS。该器件采用先进的DDS技术，连同高速、高性能数模转换器，构成数字可编程的完整高频合成器，能够产生最高1.4 GHz的频率捷变模拟输出正弦波。-The AD9914 is a direct digital synthesizer (DDS) featuring a 12-bit DAC targeted at operating up to 3.5 GSPS. The AD9914 use
EDAshuzipinlvji
- 设计一个8位数字频率计，频率测量范围10Hz到25MHz，测量精度为1Hz；并将测量结果用8个数码管显示。-Design an 8-bit digital frequency meter, frequency range 10Hz to 25MHz, measurement accuracy of 1Hz the measurement results with 8 digital display.
VHDL-example-Digital-Frequency-Meter
- 用VHDL实现的一个例子，完成数字频率计的功能，大家可以试一下。-VHDL example-Digital Frequency Meter
123
- 1、 等精度数字频率/相位测试仪是电子通信电路测试设计常需要的一种工具。设计的指标包括，测量频率的范围：（0.1Hz-100MHz），测量精度：測频全域不大于百万分之一。具有脉宽测试功能，相位测试功能。系统的组成框图如下所示，TCLK为待测的信号，BCLK为系统的时钟。其主控制结构如图測频原理所示，采用高速的系统时钟BCLK对待测信号时钟TCLK进行计数，然后计算出一个周期的平均值，最后输出高8位数据。-1, and other precision digital frequency/phase
pinlvji
- 数字频率计的设计仿真及硬件实现，适合初学者，比较容易理解。-Digital frequency meter design simulation and hardware implementation, suitable for beginners, it is easier to understand.
test
- 运用multisim进行数字频率计设计，实现对于频率计的设计和运行-With multisim digital frequency meter, frequency meter to achieve for the design and operation
VHDL_doc
- VHDL入门的程序，包括数码管显示，交通灯的实现，多功能数字钟，数字频率计等-VHDL entry procedures, including digital display, realize traffic lights, multifunction digital clock, digital frequency meter, etc.
cordic_dds
- 采用CORDIC算法的直接数字频率合成器的设计-CORDIC algorithm uses direct digital frequency synthesizer design
matlabDDS
- 利用Matlab软件编程实现DDS（直接数字频率合成技术）。-Using Matlab software programming to achieve DDS (direct digital frequency synthesis technology).
Design-of-waveform-generator
- 本系统介绍USB接口波形发生器的设计。它采用直接数字频率合成（DDFS）技术，实时将USB接收到的数据转换成各种频率的波形输出，所使用的USB传输方式为全速同步传输。-The design of USB interface waveform generator is introduced in this paper. It uses the direct digital frequency synthesis (DDFS) technology, real-time data will be c
jyfpgadszplj
- 基于FPGA的数字频率计设计 具体描述了数字频率计的设计过程及实现步骤-FPGA-based digital frequency meter digital frequency meter is specifically described in the design process and implementation steps
shudianbaogao
- 在Multisim和QuartusII中实现数字频率计的Word论文-Multisim and QuartusII
shuzupinlvji_
- 使用FPGA开发，包含数字频率计完整报告，电路图和源码。-Using FPGA development, including digital frequency meter complete report, circuit diagram and source code.
18.基于2.4GHz的数字基带系统设计与实现
- 首先设计了 2.4GHz 数字基带系统的架构，该架构包括模拟前端、数字 基带、寄存器、协议处理和 I/O 等模块，其中，数字基带模块由发送子系统和接收 子系统构成。基于该架构，使用 Verilog HDL （hardware descr iption language，硬件 描述语言）设计了数字基带发送子系统，该发送子系统由 PPDU、symbol-to-chip、 chip-to-precode、 CRC 和白化五个模块组成，采用 symbol-to-chip 和 chip-to-pr
2FSK调制与解调系统
- 2FSK 调制 解调 系统 是基带信号调制方式的一种 数字频率调制又称频移键控（FSK——Frequency Shift Keying），二进制频移键控记作2FSK.数字频移键控是用载波的频率来传送数字消息，即用所传送的数字消息控制载波的频率。本文是通过2PSK调制后的信号进行分析通过matlab实现(2FSK modulation and demodulation system is a digital frequency modulation, also known as