搜索资源列表
ATM-skill
- 异步传输一般以字符为单位，不论所采用的字符代码长度为多少位，在发送每一 异步传输 字符代码时，前面均加上一个“起”信号，其长度规定为1个码元，极性为“0”，即空号的极性；字符代码后面均加上一个“止”信号，其长度为1或者2个码元，极性皆为“1”，即与信号极性相同，加上起、止信号的作用就是为了能区分串行传输的“字符”，也就是实现了串行传输收、发双方码组或字符的同步。-Asynchronous transfer in characters, irrespective of the lengt
Freq_counter_ise12migration
- 用verilog实现的一个频率计数器，可分别在不同的频率下计数（自己设定），里面有几个有用的小模块，分频，计数，显示，同步，进位等-Verilog to achieve a frequency counter, respectively, in different frequency count (set), there are several useful modules, divide, count, display, synchronization, binary, etc.
MP3_10.0_My
- 这个简单版MP3播放器的主要基本功能有： 读取并保存SD卡所有的MP3文件和LRC歌词文件，解析LRC文件读取歌词内容； 在歌曲列表中显示歌曲名字，歌手名字，歌手头像，歌手基本信息； 歌手的头像是我自己网上下载的几十位比较出名的歌手头像，还有歌手基本信息； 在播放页面，最上面一行滚动文字显示上一首、正在播放、下一首的歌曲名字； 中间显示歌手的放大头像以及歌手基本信息； 三行同步歌词显示，中间那句红色的是正在唱的歌词； SeekBar显示播放进度，可以手动
1
- 基于转子惯性储能的直驱背靠背中心点钳位永磁同步风电系统低电压穿越研究-Use of Stored Energy in PMSG Rotor Inertia for Low Voltage Ride Through in Back to Back NPC Converter Based Wind Power Systems
shijinzhi.c
- 10进制同步计数器,带一个清零端,一个进位输出端-10 N synchronous counter with a clear side, a carry output
PMSM_speed
- 永磁同步电机的矢量控制模型，速度的闭环控制，控制目标位永磁同步电机。-Vector Control of Permanent Magnet Synchronous Motor
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步-The mod
API-com
- 串行端口是系统资源的一部分，其本质是作为CPU和串行设备间的编码转换器。当数据从 CPU经过串行端口发送出去时，字节数据转换为串行的位（Bit） 接收数据时，串行的位被转换为字节数据。应用程序要使用串口进行通信，必须在使用之前向操作系统提出资源申请要求(即打开串口)，通信完成后再释放资源(即关闭串口)。串行通信一般可以分为同步和异步两种操作方式。所谓同步方式是指在串口的接收缓冲区中读取规定数目的数据，直到规定数目的数据全部被读出或设定的超时时间已到才返回。如果规定的待读取数据量大且设定的超时时间
SPI
- 5. SPI程序设计与电路仿真 SPI是全双工的同步串行接口，一根SPI总线可以连接多个主机和多个从机，但是在同一时刻只允许有一个主机操作总线。在数据传输过程中，主机总是向从机发送一个字节的数据，而从机也是总是向主机发送1个字节数据（主机通过MISO接收数据）。 定义74HC595片选端口,通过PINSEL0、PINSEL1寄存器设置SPI引脚接口，通过设置IO0DIR驱动74HC595的接口，初始化SPI接口，发送显示数据，片选清零寄存器，等待SPIF置位，等待数据发送完毕。使用whi
lqz3
- 这个程序是带置位的同步可逆（加1或减1）5进制计数器-This procedure is reversible with synchronous set (plus one or minus one) 5 binary counter
VHDLRS232Slave
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
ads1252
- 用fpga控制ads1252采样，晶振高，速度快，采用的是同步模式，采样回来的前5个值不准，取值要从第6个值开始，第一位是标志位-With fpga control ads1252 sampling, crystal, high speed, using the synchronous mode, the first five sampling returned values are not allowed, ranging from the first six va
dff9
- 9位的同步D触发器，带清零功能，可用于数字电路设计-9 synchronous D flip-flop with clear function
msp430g2xx3_ta_uart2400
- 使用定时器一CCR0硬件输出模式和SCCI数据锁 实现UART函数@ 2400波特。软件不能直接读取和 写信给RX和TX别针,相反正确使用输出模式和SCCI数据锁了。使用这些硬件特性消除了ISR 延迟效应作为硬件确保输出和输入位自锁和时机是完美的同步与定时器一个不管其他软件活动。 -Use Timer_A CCR0 hardware output modes and SCCI data latch to implement UART function @ 2400 baud
FIFO_VHDL
- FIFO程序，用来检测硬件平台的搭建是否成功。其中的数据有效位，数据同步收发数据等都非常好-FIFO procedures used to detect the hardware platform to build successful. Where the data valid bit, data synchronization send and receive data and so very good
uart-to-GPIO.vhd
- -- Filename ﹕ uart.vhd -- Author ﹕ZRtech -- Descr iption ﹕串口接收与发送程序 -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证-- 程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位-- 8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波-- 特率。程序当前设定的div_
DQE_NEWS
- 一：后台界面的美工做得非常精美。 二：新闻支持2级分类，自由增加，删除，修改分类。 三：大类小类均可添加文章，支持栏目的外部URL跳转。 四：新闻添加，修改，批量删除，全部或按分类列表（带分页）显示新闻， 五：支持新闻内容添加图片，支持图片新闻，支持文章的外部URL跳转，支持文章是否审核发表 六：支持评论功能，后台管理管理，支持批量删除 七：支持随意更改文件名，方便系统整合,提高了安全性。 需同步更新DQE_Conn.asp里的参数设置 八：带管理后台验证，可非管理员
OrderSystem_6
- 用户登录：用户输入用户名和密码，点击“登陆”按钮。即从服务器中通过用户名查找该用户的密码，并将密码返回给客户端。如何返回密码与输入不一致，弹出提示窗口；反之用户可进入管理系统。 台位管理：此模块主要实现开台、预订、结账、取消预订等功能 菜单管理：此模块主要实现对菜品的增加、删除、修改等功能 用户管理：此模块主要实现对员工的增加、删除、修改的功能，并且已经实现了与服务器端同步管理的功能 账单管理：此模块主要实现了从服务器端查找所有账单，并显示在客户端界面上；同时也可以调取查看账单的
fifo
- 同步FIFO设计一个同步FIFO，该FIFO深度为16，每个存储单元的宽度为8位，要求产生FIFO为空、满、半满、溢出标志。请采用可综合的代码风格进行编程。-Synchronous FIFO design a synchronous FIFO, the FIFO depth is 16, the width of each memory cell is 8, required to generate the FIFO is empty, full, half full, the overflow
mux
- 对20MHZ时钟进行分频。之后用分频后的频率作为时钟信号同步后级的模16计数器。4位计数器输出信号可以用来控制MUX进行数据通道的定时采集。-To 32 magnitude optional 20 MHZ clock frequency division.After using crossover frequency as the clock signal synchronization after level 16 counter modules.Four counter output sig