搜索资源列表
symbol_syn
- 这是超前滞后门在wcdma位同步的应用的matlab源代码，对16倍升余弦匹配滤波器输出位同步-nice
cnt6
- vhdl,无进位同步计数器，完成6进制加，输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences
BitSynchronization
- 位同步信号提取，用verilog实现，经FPGA实验-Bit synchronization signal extraction, with verilog implementation
CostasLoop
- qpsk位同步源码，很好的参考文件，希望对大家有用，尤其是做同步的同仁们-qpsk bit sys
Interpolation-in-Digital-Modems
- Gardner关于位同步算法的经典IEEE文章。-Abstrucf- Timing adjustment in a digital modem must be performed by interpolation if sampling is not synchronized to the data symbolsT. his paper describest he fundamental equation for interpolation, proposes a method f
final_gardner
- qpsk完整解调，包括载波同步，位同步采用迟早门，载波同步采用判决反馈-qpsk complete demodulation, including the carrier synchronization, bit synchronization using the door sooner or later, the use of decision feedback carrier synchronization
77433656timing_bit
- 位同步仿真，有仿真数据的输入，以及转换，可以输入到verilog中仿真-Bit synchronous simulation, simulation data input, and conversion, can be entered into the simulation verilog
weitongbu_datain
- 这是一个很好的仿真位同步，而且记录了输入的数据进行了转化，可以直接用于verilog里面的信号输入仿真-This is a good simulation of bit synchronization, and recorded data were entered into, which can be directly used for signal input verilog simulation
weitb
- 在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法，本设计方案就是基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数。采用Quartus II设计软件对系统进行了仿真试验，并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication, usually from receiving direc
永磁同步电机_PMSM_FOC软件库_用户手册_中文版
- 本用户手册介绍了永磁同步电机（PMSM）FOC软件库，STM32F103xx微控制 器就是针对磁场定向控制（FOC）3相永磁电机固件库开发的。 这些32位，ARM 的Cortex.- M3 的芯ST微控制器（STM32F103xx）附带一 套外围设备，使之适用于永磁交流同步电机和交流异步电机磁场定向控制。特别 是，本手册介绍了STM32F103xx软件库发展到可以控制外置型或嵌入型或在扭矩 和速度两个控制模式下控制正弦波驱动永磁电机。这些电机可能配备一编码器， 具有三个霍尔传感器或者
E7_2_IntBitSync
- 位同步的VHDL实现，代码可综合。很好用！(Bit synchronization of the VHDL implementation, the code can be integrated. very useful!)
O&M算法仿真
- matlab O&M算法 matlab仿真程序，使用函数实现位定时算法(Matlab O&M algorithm matlab simulation program, the use of functions to achieve bit timing algorithm)
64路并行带延迟
- 64路并行内插滤波以及基于gardener环的符号同步 MATLAB仿真
任务四 Gardner位同步算法与锁相环联合仿真
- Gardner位同步算法与锁相环的联合仿真程序.加入了时偏和频偏，能很好地锁定时偏和频偏，得到最佳采样输出。(Gardner bit synchronization algorithm and phase-locked loop joint simulation program, adding time offset and frequency offset, can well lock the bias and frequency offset, get the best sampling o
bit_syn
- 位同步算法，提高信噪比，缩短估计时间,后面的说明都是凑字数(bit syn algothrm ,to enhance SNR,shorten calculate time,and rest is to add words.)
gardner
- 定时恢复在接收机中是必不可少的环节，只有定时恢复环节性能良好才能正确解调出信号。 位同步-gardner算法(Timing recovery is an essential part of the receiver, and the signal is demodulated correctly only when the timing recovery is in good performance.)
wei
- 实现位同步提取的代码部分，使用Verilog语言编程。(Implementing the code part of the bit synchronization extraction)
Gardner位同步分享所需要资料
- 接收端时间同步环仿真，包括插值滤波器、环路滤波器、GARDNER算法以及数字控制振荡器(Receiver time synchronization loop simulation, including interpolation filter, loop filter, GARDNER algorithm and digital controlled oscillator)
4位二进制同步计数器
- 用Verilog语言实现4位二进制同步计数器的功能(Write a program in Verilog language to implement the fouction of Four binary synchronous counters.)
同步
- 基于FPGA的位同步算法的verilog实现(Verilog implementation of synchronization algorithm)