CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 位同步

搜索资源列表

  1. experiment4_play

    0下载:
  2. VHDL实验四,设计一个异步清零和同步时钟使能的4位加法计数器-VHDL Experiment 4, an asynchronous reset and synchronous design clock enable 4-bit adder counter
  3. 所属分类:VHDL编程

    • 发布日期:2012-01-11
    • 文件大小:195145
    • 提供者:testsb
  1. tlc5620

    0下载:
  2. 5620介绍TLC5620 8 位、10us 四路 DAC,串行输入、1x 或 2x 输出可编程、同步更新、低功耗 -5620 introduced TLC5620 8 位, 10us Quad DAC, Serial Input, 1x or 2x Output programmable, synchronous updates, low-power
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:69820
    • 提供者:罗哲
  1. baker_7

    0下载:
  2. 帧同步算法的性能上线分析程序,同步码使用的是7位baker码。-Frame synchronization algorithm performance on-line analysis program, the synchronization code using seven baker yards.
  3. 所属分类:Other systems

    • 发布日期:2017-04-03
    • 文件大小:995
    • 提供者:李阳
  1. Chapter10

    1下载:
  2. 第十章的代码。 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-15
    • 文件大小:6871574
    • 提供者:xiao
  1. manchester-coding

    1下载:
  2. 使用51单片机进行曼彻斯特编解码,编码程序中有同步头,结束位设置,解码有查找同步头,有效跳变检测等程序,内有proteus仿真原理图-With 51 single-chip codec to Manchester, there are sync, the end bit is set, decode sync with search, detection procedures are not effective, there proteus simulation schematic
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-09-05
    • 文件大小:12332
    • 提供者:管俊波
  1. 123654vhaing

    0下载:
  2. 八音自动播放电子琴设计 vhdl源码,文件内有具体注释 [VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9- -Octave electronic keyboard play aut
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:231894
    • 提供者:杨领超
  1. irig

    1下载:
  2. irig-b 单片机 解析 MSP430系列单片机是集成度高、超低功耗的16位单片机。Cyclone系列芯片是Altera公司推出的低价格、RAM可达288 kb的高容量的FPGA。IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步。详细介绍了IRIG-B码解码电路和调制电路的硬件设计。MSP430的软件采用C语言编写,使程序有很强的可移植性。-irig-b microcontroller MSP430 Microcontroller analysis are highly int
  3. 所属分类:Communication-Mobile

    • 发布日期:2016-05-31
    • 文件大小:10935
    • 提供者:JEFF
  1. serial

    0下载:
  2. -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 --制器,10个bit是1位起始位,8个数据位,1个结束 --位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 --现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:65639
    • 提供者:johnson
  1. Chapter6-9

    3下载:
  2. 第六章到第九章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-11
    • 文件大小:6281027
    • 提供者:xiao
  1. left_shift_register

    0下载:
  2. 用EDA实现的一个带有同步并行预置功能的8位左移移位寄存器-With the EDA to achieve a preset function in parallel with synchronous 8-bit left shift register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:147383
    • 提供者:哈哈
  1. SDMX512appg

    1下载:
  2. 同步DMX512 简介和控制器的设计 在灯具调光和控制中,人们大量采用了DMX512 的控制协议,它是由美国剧 场技术协会(United State Institute for Theatre Technology,Inc)于1986 年8 月提出的一个能在一对线上传送512 路可控硅调光亮度信息的标准. DMX512 通信方式是采用了异步通信格式,每个调光点由11 位组成,其中一个 是起始位,8 位调光数据,两个停止位.每一次传输能512 个调光点.-DMX512
  3. 所属分类:编程文档

    • 发布日期:2012-12-28
    • 文件大小:163948
    • 提供者:eastward
  1. GM7221SCH

    0下载:
  2. 视频编码电路主要实现接收8位CCIR656格式的YUV数据,(例如MPEG解码数据),并编码成亮度Y和色度信号C,以及合成CVBS信号,经过D/A转换后输出。基本的编码功能包括副载波产生,色差信号调制,同步信号内插。 主要应用在视频处理,军事图像处理。 GM7221设计原理图-Video encoding circuit main reception 8 CCIR656 format YUV data (such as MPEG decoding the data), and encod
  3. 所属分类:Project Design

    • 发布日期:2017-03-31
    • 文件大小:206034
    • 提供者:刘星星
  1. video_process_base_on_DSPandFPGA

    0下载:
  2. 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
  3. 所属分类:Special Effects

    • 发布日期:2017-04-04
    • 文件大小:547256
    • 提供者:John
  1. AVR_SPI_ADC

    0下载:
  2. AVR单片机SPI的串行ADC接口的设计 SPI(SerialPeripheralInterface---串行外设接口)总线系统是一种同步串行外设接口,允许MCU与各种外围设备以串行方式进行通信、数据交换,广泛应用于各种工业控制领域。 MAX187用采样/保持电路和逐位比较寄存器将输入的模拟信号转换为12位的数字信号,其采样/保持电路不需要外接电容。MAX187有2种操作模式:正常模式和休眠模式,将置为低电平进入休眠模式,这时的电流消耗降到10μA以下。置为高电平或悬空进入正常操作模式。
  3. 所属分类:MiddleWare

    • 发布日期:2017-03-30
    • 文件大小:67921
    • 提供者:张同祥
  1. 18b20

    0下载:
  2. DS18B20是美国DALLAS公司继DS1820之后推出的增强型单总线数字温度传感器。它在测温精度、转换时间、传输距离、分辨率等方面较DS1820有了很大的改进,给用户带来了更方便的使用和更令人满意的效果。 1. DS18B20的新性能 (1) 可用数据线供电,电压范围:3.0~5.5V; (2) 测温范围:-55~+125℃,在-10~+85℃时精度为±0.5℃; (3) 可编程的分辨率为9~12位,对应的可分辨温度分别为0.5℃、0.25℃、0.125℃和0.0625℃;
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:2258
    • 提供者:文志远
  1. ads8364_f2812

    0下载:
  2. ADS8364是美国德州仪器公司(TI)的一款六通道、16位并行输出、同步采样的模数转换器。该芯片提供了一个灵活的高速并行接口,可以直接与数字信号处理器TMS320F2812相连。本文主要介绍了这个接口的软、硬件设计,着重论述了这两款芯片是如何配置启动和工作的。本设计广泛应用于电机控制、多轴定位系统、三相功率转换、多通道数据采集等场合。-TI_ADS8364&F2812
  3. 所属分类:DSP program

    • 发布日期:2017-03-29
    • 文件大小:441321
    • 提供者:詹千毅
  1. DENGSHIDENG

    0下载:
  2. 定时灯(带数码管显示时间可以调节)程序要求如下: 两位数码管显示。时间0-99分钟可以调节。 (用3个按键, 分别调整上,下, 开始) 有一个灯的秒指示。 运行期间,时间同步在数码管减少。 当等于00时。 灯熄灭 程序要求有..注释。 凡第一个交作业并运行通过由本站送出ep51编程器散件一套。-Timing light (with a digital time display can be adjusted) program requirem
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:2004
    • 提供者:王进伟
  1. PT2272 zhoug wen zi liao

    1下载:
  2. PT2262/PT2272 是台湾普城公司生产的一种CMOS 工艺制造的低功耗低价位通用编解码电路,PT2262/PT2272 最多可有12 位(A0-A11)三态地址端管脚(悬空,接高电平,接低电平),任意组合可提供531441 地址码,PT2262 最多可有6 位(D0-D5)数据端管脚,设定的地址码和数据码从17 脚串行输出,可用于无线遥控发射电路。编码芯片PT2262 发出的编码信号由:地址码、数据码、同步码组成一个完整的码字-Cape Town PT2262/PT2272 Taiwan
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2012-12-24
    • 文件大小:266927
    • 提供者:
  1. digitalsource

    0下载:
  2. 信源长度为32位,发出信号前8位为群同步码,后24位为数字信源;信源速率为256bit/s。采用模块化设计方法进行系统设计-Source length of 32, a signal for the group before the 8-bit synchronous code, after the 24-bit digital source source rate of 256bit/s. Modular design approach to system design
  3. 所属分类:GDI-Bitmap

    • 发布日期:2017-04-05
    • 文件大小:207635
    • 提供者:周锦
  1. AD9954_test

    0下载:
  2. ● 内置400MSPs时钟; ● 内含l4位DAC; ●相位、幅度可编程; ●有32位频率转换字; ●可用串行I/O控制; ●内置超高速模拟比较器 ●可自动线性和非线性扫频 ●内部集成有1024 X 32位RAM; ●采用1.8V电源供电; ●可4 20倍倍频; ●支持大多数数字输入中的5、,输入电平; ●可实现多片同步。 -● built-in clock 400MSPs ● includes l4-bit DA
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:17877
    • 提供者:chenchong
« 1 2 3 4 5 6 7 89 10 11 12 13 ... 17 »
搜珍网 www.dssz.com