搜索资源列表
简易谐波分析仪
- 采用12位MAX 197对外部信号采样。采用全周波傅立叶积分算法，对采样信号进行处理，对电力系统的电压有效值、功率等特征量进行实时在线监测；采用全数字测量法测量相位差；并采用自适应技术调整采样间隔，消除非同步采样对计算造成的误差，利用PIC18F458捕获功能实时监测电力系统频率波动，修订采样间隔。分析了各量的测量误差，均达到标准。并提供友好的人机交互界面。-used 12 MAX 197 pairs external signal sampling. Using Fourier-Cycle I
anjian
- 按键输入模块（key）： --可编程延时发生器（数字同步机）的前端输入模块：0－9十个数字键按键输入模块原型 --前端模块：消抖 --对i0－i9十个输入端的两点要求： --（1）输入端要保证一段时间的稳定高电平 --（2）不能同时按下两个或多于两个的键 --后级模块：1、编码；2、可变模计数器 --编码模块：8线－4线（0－8 BCD码） --可变模计数器模块：以编码模块输出的32位BCD码为模值-button input module (key) : -- p
timegetter获取网络时间
- timegetter，用来获取网络时间，对本机同步的，如果哪位同志经常迟到可以下个玩玩，赞。-timegetter, used to obtain network time synchronization of the machine, If Comrade Which can always late next play, Tsan.
PCM30
- SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Regist
udns-0.0.4-win32
- UDNS是一套DNS位址解析的函式庫,同時支援同步查詢與非同步查詢.本udns-0.0.4-win32函式庫經Michael Tokarev維護成為windows板本函式庫.
hy57v281620A
- 一种常用的同步ram芯片,16位8M. 使用该芯片和主控芯片搭成系统, 可以成为系统的文件系统-a common synchronization ram chips, 16 8M. The use of the chip and chip-dominated swings, The system could become File System
counter
- verilog 写的一个增减计数器的例子，可用于位同步时钟提取中，已经经过验证，可直接添加到自己的工程中。-Verilog write an increase or decrease the counter example, can be used to extract a synchronous clock, has been validated and can be directly added to your project.
STM32F407_AD7606_SPI
- STM32F407下AD7606（8通道16位同步ADC）spi模式例程-Under STM32F407 AD7606 (8 channel 16 bit ADC) routines spi mode
BPSK
- BPSK基带调制解调,包括载波调制解调，位同步和定时同步-BPSK baseband modulation and demodulation, including the carrier modulation and demodulation, bit synchronization and timing synchronization
FPGA_QPSK
- 本设计是基于FPGA技术来实现QPSK 数字调制传输系统。通过VHDL语言基于 FLEXlOK芯片完成了QPSK数字调制系统 的调制与解调模块、位同步信号恢复模块、 帧同步信号提取模块，数据采集模块、数据 恢复等模块的设计与仿真。-This design is based on FPGA technology to achieve QPSK Digital modulation transmission system. Based on the VHDL language
zaochimen
- 该代码是实现位同步的经典的早迟门算法，程序完整，实现了从数据生成、调制、传输、误差分析、延时锁定等一系列的过程，非常具有参考价值。-The code is to achieve a classic bit synchronization of the early-late gate method, program integrity, and to achieve a series of processes the data generation, modulation, transmissi
Gardner_matlab
- Gardner位同步算法的MATLAB仿真程序，里面包含了多个Gardner的MATLAB程序对于研究人员来说，具有重要价值。-Gardner, a synchronization algorithm of MATLAB simulation program, it contains more Gardner MATLAB programs for researchers, it has important value.
G_QPSK
- 假定接收端已经实现载波同步，位同步（盲信号解调重点要解决的问题：载波同步（costas环（未见到相关代码）），位同步（Gardner算法（未见相关代码）），帧同步）-Generating QPSk signal, assuming that the receiver has to achieve carrier synchronization, bit synchronization (blind signal demodulation focus to solve the problem: c
MATLAB-bit-tongbu-tiqu
- 一种基于matlab的位同步提取方法，通过微分，滤波提取信号-a new matlab system
Gardner_for-_QPSK
- Gardner位同步算法，适用于MPSK信号，能够快速地获取位同步信息，对于研究者来说具有参考价值。-Gardner bit synchronization algorithm, suitable for MPSK signal, can quickly obtain bit synchronization information, the researchers have reference value
ex516
- gardner位同步算法，实现数字通信系统中位同步-gardner bit synchronization algorithm to achieve bit synchronization in a digital communication system
遥控器接收解码电路
- 设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收 到的串行数据的格式为： 4 位同步码“ 1010”， 4 位数据（高位在前）， 1 位奇校验码（对前 8 位数据校验）(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial
YBOMJ
- wcdma里面扩频所需的0号扰码源文件,并产生S行曲线,实现超前滞后门位同步()
jules
- wcdma里面扩频所需的0号扰码源文件,并产生S行曲线,实现超前滞后门位同步()
ptrqno
- wcdma里面扩频所需的0号扰码源文件,并产生S行曲线,实现超前滞后门位同步()