CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 位同步

搜索资源列表

  1. counter_5_reversible

    0下载:
  2. 带置位的同步可逆(加1或减1)5进制计数器。-Reversible synchronous with the set (plus one or minus 1) 5 binary counter.
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-01
    • 文件大小:329038
    • 提供者:lzj
  1. keyboardcontroller_latest.tar

    0下载:
  2. 这是一个非常小而简单的模块,它通过一个键xy矩阵扫描,并产生一种“快照”的 位的代表在扫描采样的按键开关状态。 有在模块的内存,使输出保持不变的扫描过程中,并同步更新。 把钥匙是连续取样,但向上的按键开关存储器存储的所有数据,直到最后输出 “快照”的生产。 该模块是Verilog的参数,并与小矩阵式键盘推荐使用。据 在实际测试硬件。-This is a ve
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:15078
    • 提供者:打狗队
  1. PCM

    1下载:
  2. PCM采编器,帧长64字,字长为8位,地址分配如下: 帧同步码 0,1路 模拟通道 2-50路 数字通道 51-63路,串行输出数据,输出地址,模拟通道片选,数字通道片选-PCM editing device, frame length 64 characters, word length of 8-bit address as follows: frame synchronization yards 0,1 analog channels 2-50 channel digital channe
  3. 所属分类:多媒体

    • 发布日期:2017-05-06
    • 文件大小:4340
    • 提供者:
  1. main

    0下载:
  2. QQ2812通过SPI接口控制LED数码管 ** ** SPI是一高速同步的串行输入输出口,它的通信速率和通信数据 ** ** 长度都是可编程的,可以接收和发送16位的数据位,并且带有双 *缓冲的.SPI的4个外部引脚由:从输出主输入(SPISOMI),从输入主输出(SPISIMO),从发送使能(/SPISTE),串行时钟引脚(SPICLK)组成。-QQ2812 through the SPI interface to control LED digital tube**** SPI
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-03
    • 文件大小:1715
    • 提供者:刘成岩
  1. DelphiWindowshexinbiancheng

    0下载:
  2. 本书是一本介绍Windows核心技术及高级技巧的专著。从系统内核编程出发,使用大量的例子帮助读者理解这些编程技术,讲述了线程同步及隐藏、系统钩子深入分析、读写物理磁盘的关键技术、读写物理内存和其他进程内存的核心技术、Windows 9x下调用16位实模式和保护模式代码的核心技术、直接读写端口技术、可执行文件加壳的技巧、PE结构分析、Ring0的实现、Windows API截取技术、屏幕取词技术等方面的内容。全书对热点源代码进行了深入剖析和讲解,同时本书汇聚了作者利用Soft-ICE跟踪调试经验,
  3. 所属分类:Windows Kernel

    • 发布日期:2017-11-17
    • 文件大小:49119913
    • 提供者:龙文
  1. Chapter1-5

    0下载:
  2. 第一章到第五章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
  3. 所属分类:source in ebook

    • 发布日期:2017-04-09
    • 文件大小:1580139
    • 提供者:xiao
  1. Chapter11-13

    0下载:
  2. 第十一章到第十三章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:5088147
    • 提供者:xiao
  1. SFIFO

    0下载:
  2. 可以实现任意位的同步FIFO的verilog实现-the verilog code of a common SFIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:706
    • 提供者:朱猪
  1. SPI

    0下载:
  2. SPI(Serial Peripheral Interface)是一种串行同步通讯协议,由一个主设备和一个或多个从设备组成,主设备启动一个与从设备的同步通讯,从而完成数据的交换。SPI 接口由SDI(串行数据输入),SDO(串行数据输出),SCK(串行移位时钟),CS(从使能信号)四种信号构成,CS 决定了唯一的与主设备通信的从设备,如没有CS 信号,则只能存在一个从设备,主设备通过产生移位时钟来发起通讯。通讯时,数据由SDO 输出,SDI 输入,数据在时钟的上升或下降沿由SDO 输出,在紧接着
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-29
    • 文件大小:1145
    • 提供者:王静
  1. shuangjitongxin

    0下载:
  2. SPI(Serial Peripheral Interface)是一种串行同步通讯协议,由一个主设备和一个或多个从设备组成,主设备启动一个与从设备的同步通讯,从而完成数据的交换。SPI 接口由SDI(串行数据输入),SDO(串行数据输出),SCK(串行移位时钟),CS(从使能信号)四种信号构成,CS 决定了唯一的与主设备通信的从设备,如没有CS 信号,则只能存在一个从设备,主设备通过产生移位时钟来发起通讯。通讯时,数据由SDO 输出,SDI 输入,数据在时钟的上升或下降沿由SDO 输出,在紧接
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:26493
    • 提供者:王静
  1. 1602

    0下载:
  2. SPI(Serial Peripheral Interface)是一种串行同步通讯协议,由一个主设备和一个或多个从设备组成,主设备启动一个与从设备的同步通讯,从而完成数据的交换。SPI 接口由SDI(串行数据输入),SDO(串行数据输出),SCK(串行移位时钟),CS(从使能信号)四种信号构成,CS 决定了唯一的与主设备通信的从设备,如没有CS 信号,则只能存在一个从设备,主设备通过产生移位时钟来发起通讯。通讯时,数据由SDO 输出,SDI 输入,数据在时钟的上升或下降沿由SDO 输出,在紧接
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-09
    • 文件大小:17431
    • 提供者:王静
  1. sp027

    0下载:
  2. SPI(Serial Peripheral Interface)是一种串行同步通讯协议,由一个主设备和一个或多个从设备组成,主设备启动一个与从设备的同步通讯,从而完成数据的交换。SPI 接口由SDI(串行数据输入),SDO(串行数据输出),SCK(串行移位时钟),CS(从使能信号)四种信号构成,CS 决定了唯一的与主设备通信的从设备,如没有CS 信号,则只能存在一个从设备,主设备通过产生移位时钟来发起通讯。通讯时,数据由SDO 输出,SDI 输入,数据在时钟的上升或下降沿由SDO 输出,在紧接
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-29
    • 文件大小:36340
    • 提供者:王静
  1. choic6-1

    0下载:
  2. 实现六选一的功能,六位四进制输入,实现同步位选,再加一个译码器就可以实现动态扫描和译码了-Achieve the six elected a function of 6 4 binary inputs, synchronization Choice, coupled with a decoder can be dynamically scan and decode the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:45277
    • 提供者:夏强
  1. activeImageContro

    0下载:
  2. 摄像机控制,通讯方式:RS232。 波特率: 1200 1位起始位, 8位数据位,1位停止位,无效验。 格式:FEH(起始码),数字,命令,FFH(结束码)。 1.切换摄像机 格式:FEH,摄像机号,11H,FFH 例子:切换7号摄像机 FEH,07H,11H ,FFH 例子:切换15号摄像机 FEH,01H,05H,11H ,FFH 2.调系统同步切换 格式:FEH,系统同步切换号,12H,FFH 例子:调3号系统同步切换FEH,03H,12
  3. 所属分类:Video Capture

    • 发布日期:2017-03-31
    • 文件大小:87570
    • 提供者:汪林
  1. counter

    0下载:
  2. 可加载的同步四位计数器,异步置位,由控制键控制向下或者向下计数。计数状态由七位数码管显示。-4 synchronous loadable counter, an asynchronous set, controlled by the control key down, or down the count. Count the state from the seven digital tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:243379
    • 提供者:心晨
  1. xulijieceqi

    0下载:
  2. 1. 对串行输入数据din在时钟上升沿采样,当检测到din连续输入4个1时产生输出dout为1 2. 用拨码开关或按键输入输入串行数据,用一位发光二极管显示检测状态,并在数码管上显示连续输入1的个数.3. 序列检测器有同步复位功能。-xuliejieceqi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:431680
    • 提供者:syh
  1. traffic1

    0下载:
  2. 只有代码/* 信号定义与说明: CLK: 为同步时钟; EN: 使能信号,为1 的话,则控制器开始工作; LAMPA: 控制A 方向四盏灯的亮灭;其中,LAMPA0~LAMPA3,分别控制A 方向的 左拐灯、绿灯、黄灯和红灯; LAMPB: 控制B 方向四盏灯的亮灭;其中,LAMPB0 ~ LAMPB3,分别控制B 方向的 左拐灯、绿灯、黄灯和红灯; ACOUNT: 用于A 方向灯的时间显示,8 位,可驱动两个数码管; BCOUNT: 用于B 方向灯的时间显示,8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:828
    • 提供者:syh
  1. Signal

    0下载:
  2. 接收器必须具有某种方法能够知道数据流中字节的起始和结束。在异步通信中,字节边界由起始和停止位指示。在同步通信中,定时机制帮助发送器和接收器处于同步状态。-The receiver must have some way to know the data stream in bytes of the start and end. In asynchronous communication, the byte boundary from the start and stop bit instructi
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-04-05
    • 文件大小:104675
    • 提供者:小柳
  1. MSP430_matierials

    1下载:
  2. 学习MSP430系列16位超低功耗单片机的绝佳资料,包括: 1、实验板原理图 2、IAR的使用方法说明 3、12个实验题目内容,详细解释和相应的源代码: 实验一 IO与时钟 实验二 键盘与LED 实验三 定时器实验 实验四 外围模块操作 实验五 使用口线模拟IIC操作 实验六 同步通讯模块与扩展FLASH 实验七 异步通讯模块 实验八 ADC与LCD 实验九 图形点阵LCD 实验十 超低功耗实验 实验十一 模拟设定时间和RS-485通信实验
  3. 所属分类:SCM

    • 发布日期:2016-01-13
    • 文件大小:2067291
    • 提供者:权少
  1. pwmfangzhenchengxu

    0下载:
  2. 本设计采用基于AVR内核的MEGA8单片机,该单片机集成了相当丰富的片上资源,其中就包含有三路独立的PWM输出,在8MHz的晶振频率下,最高可以输出31.25KHz的8位分辨率脉宽,设计中主要是利用MEGA8的PWM输出功能来完成三路PWM波形的输出,其中两路是同步反向输出,频率、脉宽均可调,另外一路单独输出,脉宽可调。-This design based on AVR core MEGA8 microcontroller, which integrates a rich on-chip res
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:69485
    • 提供者:xiexie
« 1 2 ... 4 5 6 7 8 910 11 12 13 14 ... 17 »
搜珍网 www.dssz.com