搜索资源列表
clk_div2n
- 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。-This is the VHDL language parameters can be directly installed 2n times the clock dividers, when exercising not reading VHDL source code, clk_div2n.vhd simp
kuopin-commulication
- 扩展频谱通信系统是指待传输信息的频谱用某个特定的扩频函数扩展后成为宽频带信号，送入信道中传输，再利用一定手段将其压缩，从而获取传输信息的通信系统。 在传输同样信息时所需的射频带宽，远比我们已熟知的各种调制方式要求的带宽要宽得多。扩频带宽至少是信息带宽的几十至 几万倍。-spread spectrum communication systems refer to the transmission of information with a particular spectrum of spre
Theresult
- 这是一个将32位16进制的结果成功转化位10进制结果（对应时钟周期的整数倍），并且乘了分频因之后得出的时差，算出了相应的距离值。分频因子为1，对应周期50ns；2 对应100ns，以此类推
dpll
- DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
division5
- 5倍分频的vhdl代码，经验证此代码是正确的，并且已经使用。
2
- 设pn序列长度为Lc,为输入信号的Lc倍，输入带宽为f,则经过扩频后，信道中传输信号的带宽为Lc*f,.躁声也衰减为原来的1/Lc。在解调端用相同的pn序列进行解调。这样的好处是频带扩宽了，有利于对传送信号的保密，只有知道调制端的pn序列，才能正确地解调出信号；另外，由于躁声的衰减，在很大程度上降低了误码率
48_fir
- 本次设计的数字基带成形滤波器参照IS-95标准进行设计，对输入信号进行4倍过采。IS-95标准为：其中通带频率为590Khz，通带的链波大小1.5dB，截止带的频率为740Khz，截止带的衰减量为40dB，传输的数据率为1.2288Mhz，传输的频宽为1.25Mhz。
52_divider
- 一个可实现多倍（次）分频器VHDL源代码设计
transfer_1
- EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是
ADC
- 、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法 2、项目实现的功能：从芯片RA0输入一个可以随时变化的模拟量（通过调节DEMO板VR1实现） 则单片机就能够及时地把该模拟量进行模/数转换，并用LED显示出来，我们可以看到转换结果 会随模拟量的变化而变化，从而以让我们了解片内ADC模块的工作情况。 3、本例的软件设计思路：利用单片机片内硬件资源TMR0和预分频器，为ADC提供定时启动信号。但是 没有利用其中断功能，而是采用了软件查询方式，转换结果采用了右
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
基于距离补偿法的MIMO-OFDM雷达波束形成及优化
- MIMO-OFDM雷达波束形成及优化。首先，MIMO-OFDM雷达和OFDM-MIMO雷达的定义在不同的期刊是不同的。这里MIMO-OFDM雷达的定义同IET期刊，即发射阵列应用频率分集。MIMO-OFDM雷达同时使用了频率分集和波形分集，当发射阵列阵元间距是接收阵列阵元间距的N倍时，虚拟孔径最大，这时波束最窄，空域分辨力最高。(Beamforming and its optimization of MIMO-OFDM radar, the definition of MIMO-OFDM rad
LS7366-test-2018.9.20
- LS7366，光栅尺计数器，四倍频，所有情况都写进去了，已调通(LS7366, grating scale counter, four times frequency, all cases are written in, and have been switched on.)
基于STM32车牌识别系统资料V1.0_Ricky(1)
- 本系统以STM32F103RBT单片机为主控，控制OV7670摄像头（带FIFO）进行图像采集，通过模式识别、匹配，最后获得车牌的识别结果。为尽大可能的提高处理速度，STM32单片机进行了16倍频。识别主要过程包括图像采集、二值化分析、识别车牌区域、字符分割、字符匹配五过程。(Circuit design of license plate recognition based on stm32)
untitley
- 倍频SPWM方式下的单相全桥逆变电路仿真(Simulation of Single-Phase Full-Bridge Inverter Circuit in Frequency Doubling SPWM Mode)
第5届双通道方波频率检测与倍频输出
- 实现蓝桥杯嵌入式省赛题目，使用32单片机模拟电压测量器的功能，环境需要windows keil4。(To realize the Blue Bridge Cup embedded provincial competition topic and realize the function of using 32 single chip microcomputer to simulate the voltage measuring device)
BPC
- matlab的m文件计算加速度加权z振级(dB)(Calculation of acceleration weighted Z vibration level (dB) by M-file of MATLAB)
AD9851设计的DDS信号发生器原理图加PCB
- 6倍频，30M晶体，内部时钟180M，可生成方波正弦波，三角波三种扫频信号，频率到达几十M轻轻松松。
matlab 仿真单相逆变
- 采用单极倍频SPWM调制，输入600V，IGBT组成，LC滤波
FPGA等精度频率计
- 先预置一个闸门信号,将该闸门信号作为D触发器的输入端,将被测信号作为D触发器的时钟,当闸门信号有效的时候(即从0到1的时候)，在被测信号的上升沿来临的时候,闸门信号被送到D触发器的Q端口。D触发器的Q端口分别连接两个计数器,一个计数器对基准时钟计数(板子上的50M时钟或者用锁相环倍频后的高速时钟)，另一个计数器对被测信号计数。当闸门信号有效被送到Q端口的时候,使能这两个计数器进行计数,当基准时钟计数到1s的时候,闸门信号拉低,无效(产生时间宽度为1s的闸门),计算这1s的时间内,被测信号计数了多