搜索资源列表
Pipelined_CPU
- 此程序是关于MIPS的RSIC架构的带有流水线功能的源码，对于RSIC_CPU的初学者在理解RSIC系统上有很大的帮助。-This program is about the RSIC architecture MIPS pipelined function with source code, for novices to understand the RSIC RSIC_CPU system is very helpful.
MIPS_pipelined_analog_programming_code_VC
- MIPS pipelined analog programming code VC VC编程MIPS流水线模拟代码-MIPS pipelined analog programming code VC
cordic-verilog
- 用Verilog写的cordic相位鉴别，采用8级的流水线的硬件设计-Written using Verilog cordic phase identification, using 8-level hardware design of the pipeline
Simulator
- 基于VC++的MIPS五级整数流水线模拟系统，附有设计文档与源代码。-VC++ for MIPS based on five integer pipeline simulation system, with design documents and source code.
lab_simulation
- verilog 开发的，模拟CPU流水线操作的工程设计。-verilog developed to simulate the engineering design of CPU pipelining.
thread
- 这是多线程编程，是线程的流水线模式编程，完全Linux编程-This is a multi-threaded programming is thread pipelined mode programming, complete Linux programming
PipleLine
- 实现的多功能流水线的调度问题，可以作为系统结构的实验的-Piple Line
zuoye1_shuzhu
- 流水调度的数组简单算法。n个作业要在由俩台机器M1和M2组成的流水线上完成加工。每个作业的顺序都是现在M1上加工，然后在M2上加工。这个问题要求确定这n个作业的最优加工顺序，使得从第一个作业M1上开始加工，到最后一个作业在机器M2上加工完成所需的时间最短-Array of simple flow scheduling algorithm. n a job in the two machines M1 and M2 components of the pipeline to complete pr
CPU
- 基于32位MIPS流水线CPU，由自己独立完成，-Pipelined 32-bit MIPS-based CPU, by themselves independently,
xcv
- 本代码是一个利用D3D固定流水线和可编程流水线一起使用的一个粒子。进入之后是一个3D场景，天空盒还加了动态纹理效果。程序中还加入了一个小球，按下1键后，可模拟抛物线运动。-This code is a fixed-line and programmable using D3D for use with a particle line. Followed by a 3D scene into the sky box also added a dynamic texture. Program al
LCDviewer
- 根据屏幕的个数,分辨率,大小生成界面,把图片拖放在相应的LABEL即可,适合流水线生产样图的批分发-mutli_monitors sends picture
dc_mult_32by32_ASM
- 一个5级流水线结构的32*32 bits乘法器-A 5-stage pipeline structure of the 32* 32 bits multiplier
cpupipeline
- 流水线CPU，支持20多种指令，经过仿真测试-pipeline cpu
High-Speed-FFT
- 优秀硕士论文，课题采用现场可编程门阵列((FPGA)，设计实现了一种超高速FFT处理器。目前，使用FPGA实现FFT多采用基2和基4结构，随着FPGA规模的不断扩大，使采用更高基数实现FFT变换成为可能。本课题就是采用Alter的Stratix II芯片完成了基16-FFT处理器的设计。在设计实现过程中，以基2-FFT搭建基16-FFT的运算核，合理安排时序，解决了碟形运算、数据传输和存储操作协调一致的问题。由于采用流水线工作方式，使整个系统的数据交换和处理速度得以很大提高。本设计实现了4096
CPU
- 使用VHDL语言实现了一个两级流水线的CPU，-VHDL language using a two-stage pipeline of the CPU,
red
- 用于工业流水线，可用于初学者自学，用途简单，易学-For industrial assembly line, can be used for self-study beginner, use simple, easy to learn
oa
- 人性化的操作界面，简单操作。点击一项即可进入相关模块系统用户的权限不同，所能操作系统的权限也不同。同时对业务操作的流程也有区别，使系统流程在网络自动化上成为流水线操作。-Humanized operation interface, easy operation. Click to enter the relevant modules of a system user' s permissions, the permissions can have different operating s
cod_lab6_all
- 单周期cpu的流水线设计 是一个完整的工程- Monocycle cpu assembly line design
huangyangliushuideng
- 花样流水灯，像流水线一样闪烁，有仿真，实用-Mood water lights, flashing the same as the assembly line, with simulation and practical
compiler
- DLX流水线常用指令汇编器，内含R_type ALU指令和I_type ALU指令，是一个简化的汇编器-DLX pipline s compiler.