搜索资源列表
cannon.rar
- 并行计算矩阵乘法，cannon算法，矩阵移位来进行计算,Parallel computing matrix multiplication, cannon algorithm for calculating the matrix transposition
vhdl.rar
- 74ls164 8位移位寄存器 串入并出,74ls164 8-bit shift register and a string into
CH451L.rar
- CH451 是一个整合了数码管显示驱动和键盘扫描控制以及μP 监控的多功能外围芯片。CH451 内 置RC振荡电路，可以动态驱动8位数码管或者64 只LED 发光管，具有BCD 译码、闪烁、移位等功能,CH451
cd4094.rar
- 用51单片机 实现cd4094 移位寄存器的控制，写得很简洁，易懂。,Cd4094 with 51 single-chip realization of the control shift register, write a very simple, easy to understand.
利用74hc159译码器和74hc595控制led点阵
- 利用74hc159译码器和74hc595控制led点阵，实现了led点阵的显示和移位-dan pian ji kong zhi dian zhen
shift-register-sequences
- 一本介绍产生移位寄存器序列的经典书籍！欢迎下载阅读-Introduce a shift register sequence generated classic books! Welcome to download reading
PipeLine.tar Verilog实现MIPS五段流水线
- Verilog实现MIPS五段流水线，22条指令（基本算术、移位和load、store指令），模块化设计，含注释-Verilog realization of five-stage pipeline MIPS 22 instructions (basic arithmetic, shift, and load, store instructions), modular design, with annotations
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
SHFRT4_1
- 四位串入并出移位寄存器,实现串并转换,已通过时序验证-Four series in and out of shift register, to achieve string and conversion, has passed the timing verification
divider
- 移位快速除法器，通过一次移4位试商实现快速除法功能，较普通减除法器有及其巨大的效率提升-Divider rapid shift by a shift to four test functions of rapid division, as compared with ordinary objects have less efficiency and its huge
ALU1
- ALU 指令格式(16位） op DR SR fun 0--3 4—7 8--11 12--15 指令类 OP码 指令 FUN 功能描述 控制 0000 NOP 0000 空指令 HLT 0001 停机 有条件跳转 0010 JZ 0000 Z=1，跳转 JC 0001 C=1，跳转 JNC 0010 C=0，跳转 JNZ 0100 Z=0，跳转 Jump 0101 无条件跳转 LOAD 001
PIC-74LS164
- PIC单片机关于74LS164移位寄存器的汇编语言程序-74LS164 shift register on the PIC microcontroller assembly language program
除法器的设计本文所采用的除法原理
- 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。-Divider design used in this paper, the p
BMalthorithm
- BM算法找出产生该段序列的最短级数的线性反馈移位寄存器（LFSR)，如对序列a=(1001101011),结果为LFSR(25,4)即周期为25，寄存器级数为4，此处所给为固定长度。-Using BM algorithm to find the linear feedback shift registers with the least steps corresponding to certain sequence. For example, as for a=(1001101011), the
gen_displayer
- 基于线性反馈移位寄存器电路，并结合FPGA 的特有结构，一种简捷而又高效的伪随机序列产生方法-The Implementation and Research on Pseudo-Random Number Generators with FPGA
mult
- 16位乘法器,输入16位乘数，输出32位积，采用循环移位算法-a multplier
CPU
- 用VHDL编的简易16位和8位CPU，可完成加减乘法移位等功能，拥有源码和设计文档，资料齐全-Compiled with VHDL simple 16-bit and 8-bit CPU, to be completed by addition and subtraction multiplication shift functions, with source code and design documents, data and complete
CH35XDRV.ZIP
- 测试用文档本设计主要由数字信号发生器和逻辑分析仪组成，其中数字信号发生器运用了89C51单片机系统，可以重复输出8路循环逻辑移位序列，逻辑分析仪用了89C55单片机系统，可以实现8路信号的采-test file http://googleads.g.doubleclick.net/pagead/ads?client=ca-pub-
lfsr
- 伪随机序列产生器－线性反馈移位寄存器，Verilog HDL 原代码。-Pseudo-random sequence generator- linear feedback shift register, Verilog HDL source code.
YC2440_ADS_TEST
- yc2440开发板utu2440-f-v45-t35b示例存在LCD移位黑条情况，该程序为修改正常后-utu2440-f-v45-t35b test program