CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 锁存器

搜索资源列表

  1. qdq

    0下载:
  2. 89C51 1.基本功能: (1) 同时供8名选手比赛,分别用8个按钮S0 ~ S7表示。 (2)设置一个系统清除和抢答控制开关S,该开关由主持人控制。 (3)抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,扬声器发出声响提示,并在七段数码管上显示选手号码。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。 2.扩展功能: (1)抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如30秒)。当主持人启动"开始"键后,定时器进行减计时。
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:190416
    • 提供者:han
  1. 74hc165

    0下载:
  2. 本例子是用硬件SPI接口循环发送一个变量到74HC595,并且在数据发送完毕后通过单片机的另外一个IO接口PB2输出一个“锁存”脉冲 ,使74HC595把移位寄存器的数据输出到锁存寄存器,并驱动8个LED输出,实现来回流水的效果。-This example is using the hardware SPI interface to send a variable to the loop 74HC595, and after the data is sent through the microc
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:5072
    • 提供者:张玉坤
  1. Digital-Responder

    0下载:
  2. 数字抢答器① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 ④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 ⑤ 设计一个犯规电路,对提
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2194525
    • 提供者:wtm_dxyb
  1. BL75R04-keil

    0下载:
  2. BL75R04SM 2K 位EEPROM 射频识别 射频接口完全符合ISO15693标准 该程序可进行数据数据的多读写等操作 BL75R04SM 是遵从 ISO/IEC15693 无线接口的2Kbit 电子标签芯片。可制作成电子 标签或非接触卡,主要适用于大中型物流、商品防盗防伪、工业控制、门禁系统、军 事跟踪、路桥收费、畜牧养殖、图书文档管理、特种设备和金融票据等领域。具备防 2 冲突功能,读写器能同时快速处理多个芯片。片内2K 位 E PR
  3. 所属分类:software engineering

    • 发布日期:2017-04-01
    • 文件大小:166957
    • 提供者:zakailynn
  1. BL75R04

    0下载:
  2. 继上次源码开放后,本次把BL芯片信息公开下载,供大家与程序操作 BL75R04SM 是遵从 ISO/IEC15693 无线接口的2Kbit 电子标签芯片。可制作成电子 标签或非接触卡,主要适用于大中型物流、商品防盗防伪、工业控制、门禁系统、军 事跟踪、路桥收费、畜牧养殖、图书文档管理、特种设备和金融票据等领域。具备防 2 冲突功能,读写器能同时快速处理多个芯片。片内2K 位 E PROM,分成64block, 每 block 有4 字节的数据存储区,
  3. 所属分类:File Formats

    • 发布日期:2017-04-17
    • 文件大小:197830
    • 提供者:zakailynn
  1. DSP_FPGAcontrol232

    1下载:
  2. 传统的DSP 控制通常针对的是三相系统,其外设资源不能满足多相逆变器的控制要求,文中 提出一种DSP + FPGA 的控制器解决方案. 特别利用了FPGA 逻辑资源丰富,编程灵活的特点,设 计了译码电路、脉冲发生、串口通信、看门狗保护、硬件状态锁存等功能单元,在有效扩展系统功能 的同时,降低了运算单元的负荷,提高了整体性能. 对设计进行了时序仿真,并将其应用于8 MW逆变器的控制系统中,结果验证了设计方案的功能性与可靠性.-Traditional DSP control is usu
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:581312
    • 提供者:ywj
  1. 1

    0下载:
  2. 智能抢答器的设计与制作 初始条件: (1)可同时供8名选手抢答输入,每人一个开关; (2)稳定显示与输入开关编号相对应的数字0-7; (3)主持人一个开关以控制开始或显示清0 (4)当有人抢答时,其对应编号立即显示并锁存,且其他选手被禁止 选作: 设计具有定时抢答功能的电路,由主持人预先设定时间 -Intelligent design and production Responder initial conditions: (1) for 8 players si
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:62766
    • 提供者:张飞
  1. qiangdaqi

    0下载:
  2. 电子抢答器 可以容纳四组参赛队进行比赛具有强大信号和锁存能力 自动计分 犯规减分- answerphone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1779303
    • 提供者:小房子
  1. sy5

    0下载:
  2. 移位寄存器 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY ADCINT IS PORT(D : IN STD_LOGIC_VECTOR(7 DOWNTO 0) --来自0809转换好的8位数据 CLK : IN STD_LOGIC --状态机工作时钟 EOC : IN STD_LOGIC --转换状态指示,低电平表示正在转换 ALE : OUT STD_LOGIC --8个模拟信号通道地址锁存信号 START
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1582
    • 提供者:镜辰
  1. Responder

    0下载:
  2. 基于VHDL语言的抢答器,各个模块的功能1.抢答器同时供N名选手,(此处假设4个)分别用4个按钮S0~ S3表示。 2.设置一个系统“开始复位”开关S,该开关由主持人控制(当主持人按下该开关后以前的状态复位并且开始计时抢答)。 3.抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能,且一次抢答的时间(0-99S)。当主持人启
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4920
    • 提供者:linhaiquan
  1. ad

    0下载:
  2. ADC0809是美国国家半导体公司生产的CMOS工艺8通道,8位逐次逼近式A/D模数转换器。其内部有一个8通道多路开关,它可以根据地址码锁存译码后的信号,只选通8路模拟输入信号中的一个进行A/D转换。是目前国内应用最广泛的8位通用A/D芯片 -ADC0809 National Semiconductor production CMOS process 8-channel, 8-bit successive approximation A/D analog-to-digital convert
  3. 所属分类:Home Personal application

    • 发布日期:2017-11-10
    • 文件大小:11207
    • 提供者:kidd
  1. 8x8

    0下载:
  2. 74HC595为8位输出锁存移位寄存器 -74 hc595 for eight output latched shift register
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-11
    • 文件大小:993
    • 提供者:王勇
  1. EDAbaluqiangdaqi

    0下载:
  2. 本系统共由抢答单元、答题单元和报警单元等三部分组成。 首次进行时,主持人设置答题时间,再按一次清零开关,报警器发出声音提示抢答开始,同时抢答锁存模块开始工作,抢答定时器开始减计数,并将时间通过译码电路显示在数码管上。当在规定的时间内,有选手抢答时,抢答锁存模块就将该选手的号码锁存,其他的选手的抢答无效,同时报警器发出警报,定时器停止工作,抢答时间和该选手的号码分别通过数码管显示出来。当规定的时间到并且没有人抢答,定时器递减到0,并通过译码器显示出00,同时报警器报警。 -The syst
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:11066
    • 提供者:卢广昌
  1. qiangdaqi

    0下载:
  2. 设计一个可容纳四组参赛的数字式抢答器,每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用;设置一个主持人“复位”按钮,主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,用指示灯显示抢答组别,扬声器发出2—3s的音响。 设置犯规电路,对提前抢答和超时答题(例如3min)的组别鸣笛示警,并由组别显示电路显示出犯规组别。 设置一个计分电路,每组开始预置10分,由主持人记分,答对一次加1分,答错一次减1分。-The design can accommodat
  3. 所属分类:Driver develop

    • 发布日期:2017-12-02
    • 文件大小:1734
    • 提供者:韦德
  1. MC33035_cn

    0下载:
  2. MC33035无刷直流电机控制器采用双极性模拟工艺制造,可在任何恶劣的工业环境条件下保证高品质和高稳定性。该控制器内含可用于正确整流时序的转子位置译码器,以及可对传感器的温度进行补偿的参考电平,同时它还具有一个频率可编程的锯齿波振荡器、一个误差信号放大器、一个脉冲调制器比较器、三个集电极开路顶端驱动输出和三个非常适用于驱动功率场效应管(MOSFET)的大电流图腾柱式底部输出器。此外,MC33035还有欠锁定功能,同时带有可选时间延迟锁存关断模式的逐周限流特性以及内部热关断等特性。其典型的电机控制
  3. 所属分类:Other Embeded program

    • 发布日期:2014-08-01
    • 文件大小:35840
    • 提供者:lushuai
  1. VHDLqiangdaqi

    0下载:
  2. 抢答器线路测试功能,第一抢答信号的鉴别和锁存功能,犯规警示功能,计时,计分功能-Responder line test function, the First Responder signal the identification and latch function, foul warning function, timing, scoring function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:352377
    • 提供者:陈大伟
  1. asd

    0下载:
  2. at8951仿真 寄存器 按键 锁存点阵-The following code
  3. 所属分类:File Formats

    • 发布日期:2017-11-20
    • 文件大小:155687
    • 提供者:张琨
  1. qdq

    0下载:
  2. 设计一个可容纳6组(或4组)参赛的数字式抢答器,每组设一个按钮,供抢答使用。 抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用。 设置一个主持人“复位”按钮。 主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,有指示灯显示抢答组别,扬声器发出2~3秒的音响。 设置一个计分电路,每组开始预置100分,由主持人记分,答对一次加10分,答错一次减10分 -The design can accommodate a group (or groups) participating
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:1901
    • 提供者:李明
  1. 8lu-qiang-da-qi

    0下载:
  2. 很好的东西,用硬件实现的8路数码显示抢答器,有仿真和硬件pcb电路。很好的东西值得收藏。具体功能如下: (1)抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~ S7表示。 (2) 设置一个系统抢答指示灯,一个清除和抢答控制开关S,该开关由主持人控制。 (3) 抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在七段数码管上显示选手号码。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。 -Good things, with 8-way
  3. 所属分类:Other systems

    • 发布日期:2017-05-06
    • 文件大小:1322586
    • 提供者:林健
  1. zhiliqiangdaqi

    0下载:
  2. 智力抢答器设计 (1)可容纳4组参赛者的数字智力抢答器,每组设置一个抢答按键; (2)电路具有一第一抢答信号的鉴别和锁存的功能。在主持人将系统复位并发出抢答指令后,若参加者按抢答键,则该组指示灯亮并用组别显示抢答者的组别。此时,电路具有自锁功能,使别组的抢答开关不起作用。 设置计分电路。每组在开始时预置成100分,抢答后主持人计分,答对一次加10分。 设置犯规电路。对提前抢答者和超时抢答级别鸣喇叭示警,并由级别显示电路显示出犯规的组别。 其他要求: (1)晶振为12
  3. 所属分类:Other systems

    • 发布日期:2017-03-29
    • 文件大小:2747
    • 提供者:suyang
« 1 2 ... 10 11 12 13 14 1516 »
搜珍网 www.dssz.com