CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHD

搜索资源列表

  1. 8BIT-VHD

    0下载:
  2. 8位相等比较器。。。很实用,课程设计用的。。。很适合学生参考-8 phase and other comparators. . . Very practical, curriculum design purposes. . . Very suitable for students. . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:3068587
    • 提供者:sdfsdfsdf
  1. bcd_decoder

    0下载:
  2. bcd_decoder.vhd bcd_decoder.vhd bcd_decoder.vhd-Bcd_decoder.bcd_decoder.vhd bcd_decoder.vhd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:257928
    • 提供者:李迎春
  1. DiscUtilsSrc-0.9

    0下载:
  2. DiscUtils is a .NET library to read and write ISO files and Virtual Machine disk files (VHD, VDI, XVA, VMDK, etc). DiscUtils is developed in C# with no native code (or P/Invoke).
  3. 所属分类:.net

    • 发布日期:2017-04-10
    • 文件大小:1048638
    • 提供者:dianthus83
  1. 8-Bit-Up-Counter-With-Load

    0下载:
  2. 8位计数器与负荷 -----------------------8位计数器与负荷 -8-Bit Up Counter With Load 1------------------------------------------------------- 2-- Design Name : up_counter_load 3-- File Name : up_counter_load.vhd 4-- Function : Up counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4838
    • 提供者:王浩
  1. upload

    0下载:
  2. this document have 5 program in vhd format.. mealy program,ram,comparator,latch, and static ram
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-13
    • 文件大小:2135
    • 提供者:zack
  1. 2s_Compl_2_4.0.vhd

    0下载:
  2. complement calculator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:678
    • 提供者:Ahmed Alkaff
  1. 4_Bit_CLA_4.0.vhd

    0下载:
  2. 4-Bit Carry Look Ahead adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:522
    • 提供者:Ahmed Alkaff
  1. N_Bit_CLA_4.0.vhd

    0下载:
  2. N-Bit Carry Look Ahead adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:519
    • 提供者:Ahmed Alkaff
  1. Point_Add_4.0.vhd

    0下载:
  2. Point addition for E-Point addition for ECC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2023
    • 提供者:Ahmed Alkaff
  1. Point_Doubling_4.0.vhd

    0下载:
  2. point doubling for ECC tripling oriented curve -point doubling for ECC tripling oriented curve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2117
    • 提供者:Ahmed Alkaff
  1. carry-ripple

    0下载:
  2. carry ripple adder code (whole project) in vhdl using xilinx tool. VHD file has source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:303092
    • 提供者:aaqib
  1. diyi

    0下载:
  2. 应用VHD语言描述一个彩灯控制器,彩灯为21个,每次顺序点亮相邻的四个彩灯,如此循环下去执行,循环的方向可以控制-VHD language to describe the application of a lamp controller, the lantern is 21, each adjacent sequence of four lights lit, and so the cycle continues execution, you can control the direction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:9780
    • 提供者:小杰
  1. vhdl

    0下载:
  2. LED控制,实现LED功能!源代码!8.2 .3程序设计与仿真 例1:FPGA驱动LED静态显示 --文件名:decoder.vhd --功能:译码输出模块,LED为共阳接法 -LED controls, LED function to achieve! Source code! .3 8.2 programming and simulation case 1: FPGA driving LED static display- File Name: decoder.vhd- Fu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1103
    • 提供者:pepsiprite
  1. TLC5510-VHDL

    0下载:
  2. (1)UART发送器VHDL程序 --文件名:transfer.vhd。 --功能:UART发送器。 --说明:系统由五个状态(x_idle,x_start,x_wait,x_shift,x_stop)和一个进程构成。 -(1) UART transmitter VHDL program- the file name: transfer.vhd.- Function: UART transmitter.- Descr iption: The system consists of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:3297
    • 提供者:pepsiprite
  1. buffer_comp.vhd

    0下载:
  2. Describe the TABLE FOR ENCODER TO DESIGN jpeg -Describe the TABLE FOR ENCODER TO DESIGN jpeg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:10371
    • 提供者:Baskar
  1. tabla_q.vhd

    0下载:
  2. Describe the VHDl coding for ebciod[sf,asdfd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10338
    • 提供者:Baskar
  1. 213

    0下载:
  2. 加的夫大方的符合vb的vsmdlvedj 都是vcv 的身材vcx的发货ioedi机动车vhd,-Cardiff meet vb' s vsmdlvedj generous figure is vcv delivery ioedi vcx vehicle vhd,
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-16
    • 文件大小:23744
    • 提供者:李忠强
  1. 1602A-VHDL

    0下载:
  2. --利用FPGA驱动LCD显示中文字符"年"的VHDL程序。 --文件名 :lcd1602.vhd。 --功能 : FGAD驱动LCD显示中文字符"年"。-- Using FPGA-driven LCD display Chinese characters " year" VHDL program.- File Name: lcd1602.vhd.- Function: FGAD drive LCD display Chinese characters " ye
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1243
    • 提供者:王达
  1. DataCntrl

    0下载:
  2. 系统由 DataCntrl.vhd 和RS232RefComp.vhd 模块构成。该模块能和PC 机的RS232 终端 (比如PC 机上的串口调试工具程序)以波特率9600 通信。-System consists of DataCntrl.vhd and RS232RefComp.vhd module. The module can and PC-RS232 terminal (such as PC, the serial debugging utility) to 9600 baud co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2375
    • 提供者:
  1. I2C_control

    0下载:
  2. Xilinx提供的I2C控制器代码,Master/Slave全功能- Readme File for I2C Customer Pack Created: 7/8/99 ALS Revised: 11/4/99 ALS ******************************************************************************************************************************
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:150704
    • 提供者:leon
« 1 2 ... 7 8 9 10 11 1213 14 15 16 17 ... 20 »
搜珍网 www.dssz.com