搜索资源列表
test_vhdl
- vhdl测试程序，用于初雪者熟悉hdl的具体语法应用。比较简单了。-VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.
Writing_Efficient_Testbenches
- vhdl语言 和verilog hdl语言的测试程序编写- testbench for vhdl and verilog
CCD_DRIVER
- verilog HDL语言，线性CCD1501D驱动程序，基于FPGA，其他线性传感器可参照修改。-verilog HDL language, linear CCD1501D driver, based on the FPGA, the other linear sensor can be modified by reference.
altera_avalon_uart_init
- 用v-hdl写的基于fpga的串口驱动程序希望对大家有帮助-With v-hdl Writing FPGA-based serial driver would like to have everyone help
veriloghdlcsdm
- 用verilog hdl 硬件描述语言写的一个范例程序，led的，扩展性极强，欢迎大家下载使用。-Verilog hdl using hardware descr iption language to write an example of the procedure, led, and highly scalable, welcome to download.
DA_TLC5620
- 用verilong hdl语言编写的数据采样程序，A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260
dongtaishumaguan
- 用verilog HDL编写的基于fpga的动态数码管显示程序。-Verilog HDL prepared with fpga based digital control of dynamic display program.
Alarm
- 用verilog HDL 写的时钟程序，在DE2上实现了。-Alarm program based on Verilog HDL, run on DE2 Board
moore
- 主要介绍moore状态机的详细功能及应用，程序是用hdl写的！-Moore state machines are introduced in detail the function and application of the procedure is written hdl!
Linux_bc
- 对vga接口做了详细的介绍，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·电子密码锁，基于fpga实现，密码正 ·IIR、FIR、FFT各模块程序设计例程， ·基于逻辑工具的以太网开发，基于逻 ·自己写的一个测温元件（ds18b20）的 ·光纤通信中的SDH数据帧解析及提取的 ·VHDL Programming by Example（McGr ·这是CAN总线控制器的IP核，源码是由 ·FPGA设计的SDRAM控制器，有仿真代码 ·xili
16weijiafaqi
- 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.-This procedure is a full-adder based on the design of a 16-bit adder, using Verilog HDL language to describe.
SerialPort
- 一个用verilog HDL 编写的串口发送程序，可以下载到FPGA中。已经在ActelFPGA中试过了，很好用。稍微修改之后，可以与Xilinx和Altera公司的FPGA兼容。-A programe dialogue to transmit a serial data which is writen by Verilog HDL.
istarVHDL
- 压缩包包含有100个VHDL的程序实例，从简单到复杂有一个渐变的过程，非常适合自学CPLD/FPGA者（使用Verilog HDL者可以不下载）-Compression bags containing 100 examples of VHDL procedures, from the simple to the complex there is a gradual process, and is ideal for learning CPLD/FPGA are (using Verilog HD
conv_enc
- 这是一个用VERILOG HDL编写的卷积码程序-This is a VERILOG HDL with the preparation of procedures for the convolutional codes
StopWatch
- Verilog 编写的 秒表程序，在数码管上显示，带有清0和暂停键-Stopwatch Implemented by Verilog hdl
5Divide
- 用Verilog HDL语言写的标准的5分频程序，可以立即使用-Verilog HDL language used to write the standard procedure of 5 min frequency, you can immediately use
DHT22
- 这个是用Quartus II软件写的Verilog HDL语言写的与温湿度传感器DHT2x通信的代码. 里面有详细的注解. 主要用于DHT2x单线总线通信转换为8位并行总线通信,应用于具有外部8位总线访问功能的单片机直接读取温湿度数据. 此程序在EPM7128SLC-10中成功测试.-The Quartus II software is written in the Verilog HDL language and communication of temperature and h
cordic.tar
- 用Verilog HDL写的CORDIC算法程序，用于极坐标的笛卡尔坐标的呼唤。采用了宏定义，可以方便的配置CORDIC的参数，值得学习。此程序来自OPENCORES，我用过，很好。-A verlog HDL programme which implement CORDIC algorithem for Polar to Rectangle transform.
LogicAnalysisOneMod
- 建议逻辑分析仪输出驱动程序，quartus II编译通过，内含TLC7528的Verilog HDL驱动，下载测试通过-Proposed logic analyzer output driver, quartus II compiler is passed, the Verilog HDL containing TLC7528 driver, download the test
key
- Verilog HDL编写的键盘扫描程序，考虑了判断按键弹起的问题。程序按一定的频率用低电平循环扫描行线，同时检测列线的状态，一旦判断有一列为低则表示有键被按下，停止扫描并保持当前行线的状态，再读取列线的状态从而得到当前按键的键码；等待按键弹起：检测到各列线都变成高点平后，重新开始扫描过程，等待下一次按键。-Written in Verilog HDL keyboard scanner, taking into account to determine key bounce problem. P