搜索资源列表
liux下C编程关于fifo使用的例子
- 这是liunx下C编程关于fifo使用的例子,其中比较全面的讲述了fifo的使用方法。-This is an example of using fifo in linux c,which shows a whole operation guide on fifo.
DSP做的视频处理系统中FIFO问题解答
- DSP做的视频处理系统中FIFO问题解答-DSP video processing system FIFO Questions
OV7670+FIFO+3.0TFT
- ov7670 + FIFO原理,入门,简述,应用(Ov7670 + FIFO principle, introduction, brief descr iption, application)
FIFO
- STM32通过与FPGA通信读取FPGA的串行FIFO(STM32 and FPGA FIFO communication)
DSP读写基于FPGA的FIFO
- 本文档提供了DSP对FPGA中的FIFO的读写时序以及编程思路,供大家参考。(This document provides DSP on the FPGA FIFO read and write timing and programming ideas for your reference.)
异步FIFO设计
- 经典的异步FIFO设计,First Input First Output的缩写,先入先出队列,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。(Classic asynchronous FIFO design)
同步FIFO设计
- First Input First Output的缩写,先入先出队列,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。(Classic synchronous FIFO design)
FIFO
- 提供的是页面置换算法中最简单的先进先出策略的java代码实现(The Java code implementation of the simplest FIFO policy in the page replacement algorithm is provided)
FIFO
- 简单fifo填入和读取的代码,供大家参考(simple demo code of FIFO)
fifo
- 每一个时钟(clk_100m)上升沿,判断写请求信号是否为高电平,如果为高电平,那么就将数据线上的数据写入FIFO,然后在下一个时钟上升沿,wrf_use增加1,表示FIFO队列里的数据增加了一个。 细心的朋友可能会发现,其实在这一过程中,读请求信号一直为高电平,仔细分析这两张图片,大概可以得出如下判断: 在每个读时钟的上升沿,首先判断读请求信号是否为高电平,若为高电平,再判断FIFO是否为空,如果不为空,那么在下一个read_clock的上升沿将数据读出(us QuartusII desi
Asynchronous FIFO Architectures
- 老外的经典异步FIFO结构讲解,一共三个部分。(Asynchronous FIFO Architectures Vijay A. Nebhrajani)
fifo
- 基于verilog HDL的fifo设计与测试,包含设计与测试代码,以及简单的makefile编写。整个平台是基于linux操作,仿真平台是基于SYNOPSYS的vcs工具。(Based on verilog HDL fifo design and testing, including the design and test code, and simple makefile.The platform is based on Linux operating, the simulation pla
fifo页面置换算法模拟程序
- fifo页面置换算法模拟程序 1.请求分页的置换算法(FIFO && RUL算法实现);2.按给定的顺序列,输出页面调度过程包括命中 / 缺页,调入/调出;3.计算缺页率,频率。(FIFO page replacement algorithm simulation program)
无FIFO摄像头 DMA传送
- 该程序是使用了无fifo的7670摄像头,使用dma传输方式,能够稳定传输图像(The program uses a FIFO - free 7670 camera and uses DMA transmission to stabilize the transmission of the image)
FIFO
- FIFO code in verilog
异步FIFO
- 自己编写的同步和异步FIFO的verilog代码,验证过,有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)
fifo
- fifo模块,改模块使用同步fifo设计,里面包含一些设计技巧,读延迟最少(The module of FIFO is modified by using synchronous FIFO, which contains some design skills and the least latency.)
(FIFO)串口接收和发送
- 使用stm32的串口实现fifo队列缓冲读写数据,值得新手学习(Using STM32 serial port to realize FIFO queue buffer read and write data, it is worth learning by novice.)
fifo
- Verilog HDL实现通用的FIFO的一个demo,可以参考这个程序根据自己的需求更改深度和宽度,以及标志位(Verilog HDL implements a demo of a generic FIFO that you can refer to to to change the depth and width, as well as the flag bits, depending on your needs)
异步FIFO
- 纯Verilog实现的异步FIFO,分为读写控制模块,SRAM CORE,同步等几个模块,内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)