搜索资源列表
ARM_study_doc
- 介绍ARM的文档，对初学者很有用的，包含 32位RISC CPU ARM芯片的应用和选型.doc ARM7在嵌入式应用中启动程序的实现.doc ARM处理器与单片机性能价格比.doc ARM简介及编程.doc ARM开发调试教程.doc-on ARM documentation, very useful for beginners. includes 32-bit RISC CPU ARM chip application and selection. doc ARM7 Em
minirisc
- minirisc Mini-RISC CPU-Microcontroller that is compatible with the PIC 16C57 from Microchip Mini-RISC CPU-Microcontroller ＩＰ核 -minirisc Mini-bit RISC CPU-Microcontroller that is compatible with the PIC 16C57 from Micro chip Mini-bit RISC CPU-Micr
RISC_Core.ZIP
- 这是一篇关于8位RISC CPU设计的文章，其中包含了用Verilog语言编写的CPU内核程序
minirisc.tar
- verilog code .descrip the risc cpu.download from opencores.org
alu
- 16位RISC CPU的ALU，使用VHDL编写
VxWorks_DataCoherence
- VxWorks中主备数据一致性功能组件的设计与实现.pdf ：数据一致性是主备用系统必须解决的问题。目前主备 系统的一致性都采用手工编程来实现。导致代码结构繁杂， 且效率不高。利用VxWorks的异常处理机制，结合RISC CPU 的特性．设计实现了一个数据一致性功能组件。这个组件可 使数据的一致性处理自动化
ARelativelySimpleRISCCPU
- A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真，并可以用synplify进行综合。
risc_cpu
- 8位risc cpu的编写，使用quartus软件对其进行写入，里面内置乘法器、除法器等模块
RISC_CPU
- RISC CPU IP CORE 可以用于直接的工程开发应用 有详细的说明书
ethernet_verilog
- 这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。-This is a very good preparation Verilog 8-bit RISC CPU source (available as MCU), and includes a complete C language test code.
risc_cpu
- 这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。-This is the RISC cpu code which writed by Verilog HDL.This code has ten subprogram which came true the simple RISC cpu. Beginner can reference this e
处理器
- 16-bit RISC CPU
Chapter10
- 第十章的代码。 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
ALU
- vhdl代码 使用quartus编译 cpu中 alu的设计 可作为课程设计的参考 此为16的运算器-VHDL code using Quartus compiler cpu in alu design of curriculum design can be used as a reference for this for 16 computing device
pic10_verilog
- 用verilog实现了PIC10系列单片机的IP核，代码基本来自一篇国外的文章《A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation》，对一部分进行了改进，主要包括对原文中有一些不可综合的@（posedge clk）语句的改写，使其能通过quartus的编译和综合，并且对跳转部分增加了比较多的注释，这篇文章写得非常好，感谢这篇文章的作者John Gulbrandsen先生，这篇文章让我学到了很多
freerisc8_11
- 一个基于VHDL 的简单8位CPU的IP core核心代码-VHDL based on a simple 8-bit CPU core code of the IP core
riscpu
- 一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.-a 32 Microprocessor verilog achieve pulse generation sources, used five lines and cache technology.
XiaYuWen_8_RISC_CPU
- 夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk4是没有用的，assign clk1=~clk再用clk1的negedge clk1来触发各个module也是不太好的，会使时序恶
MB87L2250_datasheet
- Datasheet for MB87L2250 - MPEG2 Transport, Video and Audio Decoder with integrated 32-Bit RISC CPU-Datasheet for MB87L2250- MPEG2 Transport, Video and Audio Decoder with integrated 32-Bit RISC CPU
RISC_CPU
- Verilog HDL编写的一个精简指令的处理器，很好用，可用来学习-Verilog HDL RISC_CPU