搜索资源列表
VerilogHDL_advanced_digital_design_code_Ch8
- VerilogHDL_advanced_digital_design_code_Ch8 VerilogHDL高级数字设计源码Ch8
VerilogHDL_advanced_digital_design_code_Ch9
- VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9
VerilogHDL_advanced_digital_design_code_Ch10
- VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10
VerilogHDL_advanced_digital_design_code_Ch11
- VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch
VerilogHDL_advanced_digital_design_code_Clock_gene
- VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator
display
- 使用VerilogHDL语言实现硬件的开发模拟，本程序是实现数码管的模拟显示
show
- 使用VerilogHDL语言实现硬件的开发模拟，本程序是实现静态数码管的模拟显示
uart2iic
- UART转I2C的Verilog HDL代码，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
demo_24c01a
- 24C01A的Verilog HDL仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
alaw_mulaw
- 这是一个量化编码当中关于A律和u律压缩和扩展的源程序，程序由VerilogHDL语言编写，算法在Modelsim上进行仿真过
VerilogHDL
- 《设计与验证Verilog HDL》光盘内容
dj052
- VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯
X-HDL3.2.52
- VHDL与VerilogHDL语言之间相互转换
PN_chuan
- 生成18级的m序列的VerilogHDL程序， 很具有代表性的算法
sine
- 用VerilogHDL实现的产生Sine波形全部程序 个人验证后收藏的。
Rate_Adjust
- VerilogHDL开发，可以下载到FPGA上运行，实现波特率的匹配。
taxi
- 在Quatus下用VerilogHDL语言编写，实现出租车计价器功能
Ethernet_verilog_ip_core
- Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。
veriloghdl
- 来自精益求精的德国人讲授的VERILOG课件，想接触FPGA/CPLD开发的人是必看的课件。
jianpansaomiao__verilog
- 一个veriloghdl编写的键盘扫描程序