CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - DDS

搜索资源列表

  1. DDS

    0下载:
  2. verilogHDL语言编写,带测试文件DDS波形发生器.-DDS waveform generator, verilogHDL language, with the test file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1282178
    • 提供者:周舟
  1. AD9834-DDS-C51

    0下载:
  2. 基于AD9834 DDS芯片的驱动程序 实现宽带宽波形输出-Based on the driver AD9834 DDS chip to achieve wide bandwidth waveform output
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:26199
    • 提供者:周亚彬
  1. DDS

    0下载:
  2. DDS功能仿真,用MATLAB仿真DDS功能,通过控制频率控制字实现不同频率正弦波的输出。-DDS functional simulation, using MATLAB simulation DDS functions, by controlling the frequency control word different frequency sine wave output.
  3. 所属分类:matlab

    • 发布日期:2017-04-02
    • 文件大小:797
    • 提供者:李冰
  1. Verilog-dds

    0下载:
  2. 用Verilog实现的DDS,直接频率合成器,相位可调。-Verilog DDS generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1184715
    • 提供者:fu
  1. dds

    0下载:
  2. DDS信号的产生程序,以及DDS相关文章,综合报告。-DDS signal generation procedures and the DDS articles, comprehensive reports.
  3. 所属分类:matlab

    • 发布日期:2017-03-27
    • 文件大小:670140
    • 提供者:huihui
  1. DDS

    0下载:
  2. 基于dds原理产生频率信号,输入一个基准信号即可产生任意高于其频率的信号(Generation of frequency signals based on the DDS principle)
  3. 所属分类:其他

  1. DDS

    0下载:
  2. DDS的字长决定了正弦/余弦基准信号样点的个数和所产生频率信号的量化精度。 最小频率间隔决定了DDS所能产生信号的最小频率。DDS所产生信号的频率为最小频率间隔的整数倍。(The word length of the DDS determines the number of sample points of the sine / cosine reference signal and the quantization accuracy of the generated frequency si
  3. 所属分类:其他

    • 发布日期:2017-12-23
    • 文件大小:2048
    • 提供者:YkY101
  1. DDS 信号模块AD9850模块资料

    0下载:
  2. DDS 信号模块 AD9850 模块资料(DDS signal module, AD9850 module data)
  3. 所属分类:硬件设计

    • 发布日期:2017-12-19
    • 文件大小:6310912
    • 提供者:为你分心
  1. dds(1)

    0下载:
  2. 基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:11024384
    • 提供者:电磁驱动
  1. DDS波形发生器

    0下载:
  2. DDS波形生成器verilog语言书写(FPGA型号cy4以上)(DDS generate verilog)
  3. 所属分类:VHDL/FPGA/Verilog

  1. DDS

    0下载:
  2. 用FPGA实现的DDS,用法简单,波形稳定(DDS is implemented using FPGA)
  3. 所属分类:其他

    • 发布日期:2017-12-23
    • 文件大小:1977344
    • 提供者:刘奔
  1. DDS

    0下载:
  2. 基于FPGA的DDS正弦信号设计,文件中有源代码(Design of DDS based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-13
    • 文件大小:51310
    • 提供者:hdu
  1. 四通道DDS信号发生器

    1下载:
  2. 四通道DDS信号发生器,很好用的代码,大家一起分享(Four-channel DDS signal generator)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:6792192
    • 提供者:sauno
  1. DDS

    0下载:
  2. 用verilog语言,在fpga上实现dds信号发生器,并在vga上显示出来(Verilog realizes DDS Signal Generator)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:39298048
    • 提供者:灵风轩允
  1. DDS

    1下载:
  2. 描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。(Describes the Verilog implementation of the DDS signal generator, which can be verified by FPGA, including code implementation and writing. Code can be
  3. 所属分类:其他

    • 发布日期:2017-12-28
    • 文件大小:104448
    • 提供者:西门电工
  1. 实验13-DDS技术-键盘反转法-2

    0下载:
  2. 用MSP430外加矩阵键盘实现DDS正弦波,方波的输出(Using MSP430 plus matrix keyboard to achieve DDS sine wave, Fang Bo output)
  3. 所属分类:嵌入式/单片机编程

  1. DDS

    1下载:
  2. 可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:5120
    • 提供者:preman
  1. DDS AD9835

    0下载:
  2. DDS介绍了一种DDS专用芯片AD9835,并利用该芯片设计了一种高精度频率信号发生器,讨论了DDS芯片的基本原理、应用及其与计算机、单片机的接口。(A special chip AD9835 for DDS is introduced, and a high precision frequency signal generator is designed with this chip. The basic principle and application of DDS chip and it
  3. 所属分类:数据库系统

    • 发布日期:2018-01-02
    • 文件大小:148480
    • 提供者:Qianna
  1. DDS

    0下载:
  2. DDS直接数字合成器,里面包含相关的顶层文件,加法器,D触发器,mif文件(DDS direct digital synthesizer, which contains related top layer files, adder, D trigger, MIF file)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:4638720
    • 提供者:Alexander_凡
  1. DDS的VERILOG原代码

    0下载:
  2. 实现了DDS的verilog源代码,可以使用(ajhsjdhjkshfjhfsjkjksa)
  3. 所属分类:VHDL/FPGA/Verilog

« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »
搜珍网 www.dssz.com