CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - DDS

搜索资源列表

  1. DDS数字信号发生器

    1下载:
  2. DDS数字信号发生器,采用AD9835DDS 专用芯片 输出范围1K--10MHZ 采用X25045作看门狗及数据存储器,用于设置各项参数的存储 内含电路图, 源程序 及一些相关资料-DDS digital signal generator, using AD9835DDS ASIC output range 1K -- Knoxville watchdog for the use of X25045 and data memory, used to set various parameters
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:2219855
    • 提供者:董庆
  1. DDS+PLL

    0下载:
  2. 基于FPGA的新的DDS+PLL时钟发生器-FPGA-based new DDS PLL clock generator
  3. 所属分类:通讯/手机编程

    • 发布日期:2008-10-13
    • 文件大小:145605
    • 提供者:李敏
  1. dds-design

    0下载:
  2. * DEscr iptION: DDS design BY PLD DEVICES. * * AUTHOR: Sun Yu * * HISTORY: 12/06/2002 *-* DEscr iptION : DDS BY PLD design Online. * * AUTHOR : Sun Yu * * HISTORY : 12/06/2002 *
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:849
    • 提供者:魏杰
  1. Project1-DDS

    0下载:
  2. 直接频率和成DDS,可以在Altera的FPGA下载实现-directly into DDS frequency and can be downloaded from Altera FPGA Implementation
  3. 所属分类:通讯编程

    • 发布日期:2008-10-13
    • 文件大小:8611
    • 提供者:lf
  1. dds-design

    0下载:
  2. DDS design with vhdl language.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:917
    • 提供者:win
  1. AD9851-dds

    0下载:
  2. AD9851-dds的设计资料,原代码和原理图-AD9851 - dds of design data, source code and the schematic diagram
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:4737
    • 提供者:鲁军波
  1. DDS+51

    0下载:
  2. 本程序功能: DDS文件夹内的程序,完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,\"C\"文件夹内,是用于在 51 单片机上运行的 C语言程序, \"Verilog\"文件夹内,是用Verilog语言编写的 FPGA 程序.-this program functions : DDS folder procedures, complete direct digital frequency s
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1027313
    • 提供者:吴健
  1. DDS

    0下载:
  2. 详细介绍DDS的基本工作原理,并给出实际中常用的几款芯片的使用方法。
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:1131899
    • 提供者:夕阳
  1. dds

    0下载:
  2. 用FPGA实现DDS,可变频,幅值由硬件完成
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:675423
    • 提供者:liuyu
  1. DDS

    1下载:
  2. dds->9954的pcb供大家参考,这个扳子我调通了的可以放心开办
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:69510
    • 提供者:kblost
  1. FPGA--DDS-PhaseMeasure

    1下载:
  2. Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1371610
    • 提供者:haoren
  1. 3co---dds

    0下载:
  2. 直接数字频率合成(DDS)程序,使用adc9851芯片
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1577
    • 提供者:zhao onely
  1. dds

    0下载:
  2. 基于DDS的高性能信号源的设计 是pdf格式的哦
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:300454
    • 提供者:whhit911
  1. DDS-2

    0下载:
  2. 用FPGA实现DDS的原理图,结构清晰,采用总线方式与外部单片机通信
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:13229
    • 提供者:赵培立
  1. dds

    1下载:
  2. 此为基于ARM7编写的,采用周立功LPC2131系列ARM编写,用的是C语言,实现的是DDS AD9850 正弦波产生,晶振(参考频率)为PWM6产生,外围电路参照有关电路,不管何总都一样.
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:161766
    • 提供者:shijiqian
  1. DDS -changed

    0下载:
  2. DDS技术实现波形产生代码,可以编译下载学习使用!(DDS generate diagram program)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:4986880
    • 提供者:shilj
  1. DDS v1.0

    1下载:
  2. 硬件平台:红牛stm32F103ZE开发板,DDS模块:AD9910 软件版本:Keil 4 固件库版本:v3.5 完成功能: (1)产生频率范围:1Hz - 400MHz 的正弦波(按键触发(F = 100KHz,Vpp:500mV):开发板上 WAKEUP 按键) (2)产生幅度范围:1mV - 650mV 的正弦波(初始化后:F = 100Hz,Vpp:100mV) (3)产生上下限频率、频率步进(单位:Hz)、步进时间间隔(单位:us;输入范围:1-2
  3. 所属分类:单片机开发

    • 发布日期:2018-05-02
    • 文件大小:308224
    • 提供者:NLQ
  1. DDS v2.0

    1下载:
  2. 硬件平台:红牛stm32F103ZE开发板,DDS模块:AD9910 软件版本:Keil 4 固件库版本:3.5 已完成功能: (1)产生频率范围:1Hz - 400MHz 的正弦波(按键触发:开发板上 WAKEUP 按键) (2)产生幅度范围:1mV - 650mV 的正弦波(初始化后为:500mV) (3)产生上下限频率、频率步进(单位:Hz)、步进时间间隔(单位:us;输入范围:1-262us)可调的扫频波(按键触发:开发板上 USER1 按键)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:310272
    • 提供者:NLQ
  1. dds

    0下载:
  2. dds算法,调用xilinx IP ,ise(DDS algorithm, call Xilinx IP, ISE)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:5728256
    • 提供者:阿士大夫
  1. DDS

    0下载:
  2. 基于FPGA的DDS信号发生器,可产生频率可调的正弦波(DDS signal generator based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:3398656
    • 提供者:cdy
« 1 2 3 4 5 6 7 89 10 11 12 13 ... 50 »
搜珍网 www.dssz.com