CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - booth

搜索资源列表

  1. Booth_Multiplier

    0下载:
  2. 布斯乘法器,适用于VHDL语言操作,对于初学者或是深入的人都适宜-Booth Multiplier
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-13
    • 文件大小:1616
    • 提供者:shenglinfeng
  1. lunwen

    0下载:
  2. 潘明海 刘英哲 于维双 (论文) 中文摘要: 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。 -Pan Mingha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:128401
    • 提供者:culun
  1. ECDSA_Verilog

    1下载:
  2. 椭圆曲线加解密算法的verilog实现,帮助初学者有效理解ECC算法。-Elliptic curve encryption and decryption algorithm verilog implementation, to help beginners understand the ECC algorithm is effective.
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-03-27
    • 文件大小:3389
    • 提供者:张勇奇
  1. harshit2

    0下载:
  2. modified booth algortihm
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-24
    • 文件大小:397109
    • 提供者:modi
  1. modi2

    0下载:
  2. a well structured modified booth algortihm design
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:219070
    • 提供者:modi
  1. speech

    0下载:
  2. 文-语转换即Text-to-Speech,简称为TTS,这种技术已经广泛地运用到各种信息查询台、机器人语音等领域中。通过本次实验,了解TTS的基本实现原理,并能在VC++环境中运用TTS技术完成英文的文-语转换。 Windows支持两种RIFF(resource interchange file format,“资源交互文件格式”)音频文件:MIDI的RMID文件和波形音频文件格式Wav文件,而Wav文件是一种经常需要播放获编辑的音频文件,故本实验就要学习设计VC程序完成Wav文件播放的几种
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-30
    • 文件大小:8999
    • 提供者:chinaeping
  1. BOOTH2

    0下载:
  2. verilog booh multiplier-booth
  3. 所属分类:Other systems

    • 发布日期:2017-04-08
    • 文件大小:1408
    • 提供者:john760501
  1. dsa_report

    0下载:
  2. Verilog code for the synthesis of an 8-bit booth multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1155866
    • 提供者:tanish
  1. URMET.tar

    0下载:
  2. Various tools for URMET hacks - polish phone booth
  3. 所属分类:Other systems

    • 发布日期:2017-04-25
    • 文件大小:485876
    • 提供者:miki
  1. MAC

    0下载:
  2. Multiplier/Accumulator written in Verilog
  3. 所属分类:Mathimatics-Numerical algorithms

    • 发布日期:2017-03-29
    • 文件大小:383973
    • 提供者:binh
  1. LMS

    0下载:
  2. 布斯算法 LMS算法 布斯算法 LMS算法 布斯算法 LMS算法-Booth algorithm LMS algorithm LMS operator operator Fabu Si Fa Busi algorithm LMS algorithm LMS algorithm Operator Fa Busi
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-25
    • 文件大小:45688
    • 提供者:龙崎
  1. tbooth_pipeline

    0下载:
  2. 布斯算法 2000 布斯算法 2000 布斯算法 2000 -Booth 2000 Booth algorithm algorithm algorithm 2000 Booth 2000 Booth 2000 Booth algorithm algorithm 2000
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:1382
    • 提供者:龙崎
  1. booth_m4_v

    0下载:
  2. The algorithm was invented by Andrew Donald Booth in 1951 while doing research on crystallography at Birkbeck College in Bloomsbury, London. Booth used desk calculators that were faster at shifting than adding and created the algorithm to increase th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:23937
    • 提供者:xbox168
  1. bs

    0下载:
  2. 布斯乘法器 这种特殊的乘法器供给需要使用的人使用-Booth multiplier
  3. 所属分类:Document

    • 发布日期:2017-04-04
    • 文件大小:1566
    • 提供者:王明
  1. BOOTH_MUL

    0下载:
  2. booth multiplier with the detail document
  3. 所属分类:Project Design

    • 发布日期:2017-03-29
    • 文件大小:236613
    • 提供者:bowya
  1. booth_mul

    0下载:
  2. booth乘法器,通过booth编码相乘,包括了testbench-booth multiplier, multiplied by booth encoding, including the testbench
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:24651
    • 提供者:大兵
  1. BBooth

    0下载:
  2. 基verilog 布斯乘法器 4位位宽,本人不才,仅做参考-Booth multiplier based verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:702
    • 提供者:刘安
  1. multiplier2

    0下载:
  2. 整数的乘法可以通过移位加的方法实现,对于有符号的补码数据,可以通过Booth算法实现。-Integer multiplication can be achieved by shifting the method increases, the complement for signed data can be Booth algorithm.
  3. 所属分类:Mathimatics-Numerical algorithms

    • 发布日期:2017-04-08
    • 文件大小:199340
    • 提供者:小王珊珊
  1. 10bit_Booth_algorithm

    0下载:
  2. 10位加法器,booth算法对学习computer architecture有帮助-10-bit adder, booth algorithm is useful for learning computer architecture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2244
    • 提供者:lai
  1. booth4

    0下载:
  2. 4位的booth算法加法器,对计算机组成原理的学习有帮助,verilog语言编写-4-bit adder booth algorithm, the learning of computer organization help, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2284
    • 提供者:lai
« 1 2 3 4 5 6 78 9 10 11 12 13 »
搜珍网 www.dssz.com