搜索资源列表
有限状态机
- 有限状态机FSM思想广泛应用于硬件控制电路设计，也是软件上常用的一种处理方法(软件上称为FMM--有限消息机)。它把复杂的控制逻辑分解成有限个稳定状态，在每个状态上判断事件，变连续处理为离散数字处理，符合计算机的工作特点。同时，因为有限状态机具有有限个状态，所以可以在实际的工程上实现。但这并不意味着其只能进行有限次的处理，相反，有限状态机是闭环系统，有限无穷，可以用有限的状态，处理无穷的事务。-FSM thinking widely used hardware control circuit d
关于有限状态机（fsm）编码的技巧和注意事项
- 关于有限状态机（FSM）编码的技巧和注意事项-on finite state machine (FSM) coding skills and attention to the matter
有限状态机设计与实现源代码
- 有限状态机设计与实现源代码.zip-finite state machine design and realization of the source code. Zip
基于有限状态机的汉语数字语音端点检测
- 基于有限状态机的汉语数字语音端点检测.rar.rar格式为ｖｉｐ-based on the finite state machine language digital voice endpoint detection. Rar.rar format vip
FSMLibrary
- 有限状态机源码，最近在做一个项目需要用到状态机，自己研究了一下，将原来的状态机封装了，做了一些修改，实现了一个比较好用的状态机。里面包括测试工程，用例-Finite state machine source code, most recently doing a project needs to use state machines, their study a little, the original state machine package, and made some modificat
control_fsm_rtl.vhd
- ALU 有限状态机 ALU 有限状态机 ALU 有限状态机 ALU 有限状态机 ALU 有限状态机-ALU FSMALU FSMALU FSMALU FSMALU FSMALU FSMALU FSMALU FSM
statemachine
- 用VHDL实现的有限状态机，还有modelsim仿真文件，及仿真结果-VHDL implementation using finite state machine, there modelsim simulation file, and the simulation results
fsm
- VHDL新手入门：有限状态机练习（三段式结构）-VHDL Getting Started: Finite state machine exercises (three-stage structure)
FSM
- 有限状态机状态转换，模拟实现状态转换使用hashtable-Finite state machine state transitions
synopsis_FSM_coding
- synopsis的有限状态机编码方法的文档。 针对synopsis的综合环境，根据其综合工具的特点说明安全可靠、速度适合的FSM编码风格。 FSM coding style under synopsis. Used for verilog or vhdl designer. Good study data for ASIC newhand.-synopsis of the finite state machine coding documents. Synopsis for the in
VHDL
- 各种有限状态机的设计。 VHDL源代码。 -All kinds of finite state machine design. VHDL source code.
fsmnum
- 编译原理课程中通过有限状态机模型实现判定输入字符串是否为实数的源程序。-In compiler construction courses，use the finite state machine to implement to determine whether the input string is the real number.
youxianzhuangtaiji
- 有限状态机的说明以及源代码 有限状态机的说明以及源代码-FSM
state_mm
- 有限状态机源码，verilog语言编写。非常详细的示范了FSM状态机的编写。-Finite state machine source code, verilog language. A very detailed model of the FSM state machine preparation.
zhuantaiji
- 简单的状态机设计，功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能，有限状态机共提供8个状态（包括初始状态IDLE）。-Simple state machine design, function is to detect a 5-bit binary sequence " 10010." Taking into account the possibility of overlapping sequences, finite state machines prov
statemachine
- 使用有限状态机的概念实现小型仪器多机通信协议，具有很高的稳定性与可靠性。-The concept of finite state machines using a small instrument to achieve multi-machine communication protocol, with high stability and reliability.
USE_FSM_DEDIGN_SRAM
- 用FSM（有限状态机）设计SRAM的VHDL语言-With the FSM (finite state machine) design of the VHDL language SRAM
design
- 使用有限状态机完成序列检测，是FPGA开发中的基础程序(sequence detection with state mation)
状态机
- 本代码跟据状态转移图，通过verilog实现了一个有限状态机。(This code implements a finite state machine with the state transition graph through verilog.)
FiniteStateMachine
- 使用VHDL实现的有限状态机的ISE工程 ise版本14.7(Finite State Machine based on VHDL)