搜索资源列表
有限状态机
- 有限状态机FSM思想广泛应用于硬件控制电路设计，也是软件上常用的一种处理方法(软件上称为FMM--有限消息机)。它把复杂的控制逻辑分解成有限个稳定状态，在每个状态上判断事件，变连续处理为离散数字处理，符合计算机的工作特点。同时，因为有限状态机具有有限个状态，所以可以在实际的工程上实现。但这并不意味着其只能进行有限次的处理，相反，有限状态机是闭环系统，有限无穷，可以用有限的状态，处理无穷的事务。-FSM thinking widely used hardware control circuit d
状态机设计
- 详细说明状态机的设计，用VHDL实现，是不错的教程-detailed state machine design, VHDL, is a good guide
关于有限状态机（fsm）编码的技巧和注意事项
- 关于有限状态机（FSM）编码的技巧和注意事项-on finite state machine (FSM) coding skills and attention to the matter
有限状态机设计与实现源代码
- 有限状态机设计与实现源代码.zip-finite state machine design and realization of the source code. Zip
7状态机设计
- 这是“状态机设计（讲稿）”，希望对正在学VHDL的同学有帮助，谢谢！-This is the "state machine design (the scr ipt)", and I hope to learn VHDL is there to help the students, thank you!
基于有限状态机的汉语数字语音端点检测
- 基于有限状态机的汉语数字语音端点检测.rar.rar格式为ｖｉｐ-based on the finite state machine language digital voice endpoint detection. Rar.rar format vip
actel fpga 状态机实例
- actel fpga 状态机实例
用Verilog和VHDL设计状态机的论文
- 详细介绍了用Verilog和VHDL设计状态机的技术。
UART.使用FPGA的FIFO，状态机
- 使用FPGA的FIFO，状态机，乒乓操作等实现了异步UART。,The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.
dpram2.ram的读写，使用状态机完成
- ram的读写，使用状态机完成，两片ram实现乒乓操作,ram read and write, using the state machine completed, two ping-pong operation to achieve ram
JKI状态机
- 主要介绍状态机的编程方法以利于编程方便性(The programming method of state machine is mainly introduced)
状态机
- 状态机，实现状态机的代码，接收了状态机几种实现方式(The state machine implements the code of the state machine and receives several implementations of the state machine)
简单状态机控制步进电机_QII视频讲解
- 简单状态机控制步进电机_QII视频讲解 详细介绍用VHDL控制步进电机(Simple state control stepper motor, _QII video, explain in detail, with VHDL stepper motor control)
STM8模块化程序 状态机按键扫描3.0
- STM8模块化程序 状态机按键扫描3.0(STM8 module program state machine key scan 3)
状态机
- 本代码跟据状态转移图，通过verilog实现了一个有限状态机。(This code implements a finite state machine with the state transition graph through verilog.)
状态机
- C语言状态机类型总结，竖形，横形结构，代码实线。(A summary of the type of C language state machine)
生产者消费者+状态机
- 一个简单的生产者+消费者+状态机例子,使用了光栅尺和步进电机,没有附驱动程序,因此有些VI不能打开,但是并不影响结构的完整性(Producer and consumer)
verilog状态机
- 采用Verilog语言设计一个序列信号发生器和一个序列信号检测器，二者都以状态机模式实现。序列信号发生器输出8位宽度的序列信号“10110110”，通过数码管显示出来；序列信号发生器的输出接入序列信号检测器，检测器检测当前的输入信号，若出现目标序列信号则通过蜂鸣器输出一个声响，表示检测到有效的目标信号。(A sequence signal generator and a sequence signal detector are designed using Verilog language, b
状态机按键
- 状态机按键延时消抖不占用单片机资源。这个程序是是51C语言程序(The state machine key delay eliminates the use of SCM resources.)
状态机实现中断ok
- 状态机实现定时，仔细看看值得学习。适合初学者(very nice ilove it.if you want learn more.pls contact me.)