搜索资源列表
cycle_fil_qy120515
- 关于有源环路滤波器的设计程序，最后生成了波特图。-Active loop filter design process, and finally generate the Bode plots.
my_apll_calcoeff
- 在设计锁相环时，二阶环路滤波器的系数设计极为重要，本程序可以用于FPGA设计锁相环时计算所需的参数。-It is important to calculate a tow order loop filter,when designing a phase locked loop.This program can be used in designing a phase locked loop based FPGA or DSP directly.
count_zj
- 基于FPGA的数字锁相环中环路滤波器的设计-FPGA digital PLL loop filter design
fll
- 本论文详细介绍了锁频环中的二阶环路滤波器的设计，以及进行了相应的仿真。-Of this thesis describes a second-order loop filter design in the frequency-locked loop, and the corresponding simulation.
TSysgenQAM16Dh
- 采用Xilinx的Sysgen工具建立的16QAM调制制解调模型，其中包括信源生成、多普勒频偏、载波跟踪环路等。 -16QAM modulation using Xilinx Sysgen tool to establish the modem model, including source to generate the Doppler shift, the carrier tracking loop.
costas_PLL
- costas载波恢复算法 锁相环路，注释很清楚-costas carrier recovery algorithm PLL
dpll1600e
- 数字锁相环的设计，包括鉴相器，环路滤波器，spi口输出，分频器的源代码-Digital phase-locked loop design source code, including the phase detector, loop filter, spi port output divider
qpsk_demod_use_FPGA
- 根据软件无线电的思想，提出了一种新颖的数字信号处理算法，对QPSK信号的相位进行数字化处理，从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差，用数字锁相实现收发端载波的同步，在频偏较大的情况下，估算频偏的大小，自适应设置环路的带宽，实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台，并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。-According
ADSL
- ADSL （Asymmetric Digital Subscriber Line ，非对称数字用户环路）是一种新的数据传输方式。它因为上行和下行带宽不对称，因此称为非对称数字用户-ADSL (Asymmetric Digital Subscriber Line Asymmetric Digital Subscriber Loop) is a new way of data transmission. It uplink and downlink bandwidth asymmetry, know
my_QPSKmod_201107
- qpsk解调与调制 包括滤波器 环路滤波器等多个过程内容-carrier frequency for modulation and demodulation
AD5421_cn
- 是一款完整的环路供电型4 mA-20 mA数模转换器(DAC)，专为满足工业控制领域智能发射器制造商的需求而设计。作为一种完全集成的高精度、低成本解决方案，该器件采用紧凑型TSSOP和LFCSP封装-AD5421 DATASHEET AD5421 DATASHEET AD5421 DATASHEET
3
- 由于载体对象的高动态特点，其上装载的GNSS 接收机在捕获信号和跟踪定位上面临很大的挑战，因此致使 GNSS/INS 组合系统的定位效果受到严重影响。本论文以 MEMS IMU/GNSS 超紧组合为研究目标，并以 MEMS IMU 环路辅助的GNSS/INS 紧组合技术为研究重点，深入研究了 MEMS IMU 辅助的 GNSS 信号捕获、MEMS IMU 辅助的 GNSS 信号跟踪、MEMS IMU 辅助的 GNSS/INS 紧组合导航定位算法和基于矢量跟踪结构的 GNSS/INS 超紧组
bf53x_audio
- OpenADSP开源社区的ADSP-EDU-BF53x开发板上的音频环路测试代码。-The open-source community ADSP-EDU-BF53x OpenADSP development board audio loop test code.
Genetic-algorithm---TSP
- 基于MATLAB的遗传算法的旅行商（TSP）问题求解，TSP问题：有一个推销员，要到n个城市推销商品，他要找出一个包含所有n个城市的具有最短路程的环路。-Solving based MATLAB genetic algorithm traveling salesman problem (TSP), TSP problem: a salesman to sell goods to the n cities, he wants to find the one that contains all th
1
- 超紧耦合是 GPS/INS 组合导航系统的最新研究方向，它采用 INS 测得的载体动态信息辅助 GPS 接收机跟踪环 路，消除卫星信号中由于载体与卫星之间相对运动所产生的频率偏移，提高接收机在高动态环境下载波跟踪性能，同时还 可以压缩带宽，有效增强接收机抗干扰性能。介绍 GPS/INS 超紧耦合技术，给出 INS 辅助 GPS 载波跟踪环路结构图和相应 的数学模型，分析 INS 辅助 GPS 跟踪环路在动态环境下的动态残留及其对环路相位误差的影响，并进行了模型仿真，最后 对仿真结
PPL
- 关于锁相环路的相关仿真，描绘的是一阶锁相环，二阶及三阶的各个特性。-PLL simulation, depicted is a first-order phase-locked loop, the second-order and third-order characteristics.
loop-parameters-selection
- 二阶锁相环设计中环路参数的选择。详细推导了参数设置。-Two order phase locked loop design of loop parameters selection
ComputeLoopPara_AFC
- 计算AFC环路的环路滤波器参数c1/c2。鉴频辅助的costas环。-Calculating the AFC loop, the loop filter parameters C1/C2. The frequency discriminator auxiliary costas loop.
buck-compensation_mathcad
- Buck环路补偿Mathcad计算范例，十分经典！-Loop compensation for Buck converter
Active-Control
- 一个有两个冷凝器和两个蒸发器的环路热管的温度控制-Active Control of the Operating Temperature in a Loop Heat Pipe with Two Evaporators and Two Condensers