CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载

资源列表

排序选择:

« 1 2 ... .27 .28 .29 .30 .31 190232.33 .34 .35 .36 .37 ... 235851 »
  1. gestures-src

    0下载:
  2. Mouse gestures recognition
  3. 所属分类:software engineering

    • 发布日期:2017-04-24
    • 文件大小:441.39kb
    • 提供者:sms
  1. kf

    0下载:
  2. 对机动目标进行跟踪的卡尔曼滤波matlab程序-tracking a maneuvering target in noise
  3. 所属分类:Windows Kernel

    • 发布日期:2017-04-13
    • 文件大小:1.51kb
    • 提供者:Casper
  1. UCOSII_LAB_2013

    0下载:
  2. uCOSII 实验教程与代码,包括实验源码与PPT-uCOS lab
  3. 所属分类:Windows Kernel

    • 发布日期:2017-05-03
    • 文件大小:984.04kb
    • 提供者:wukinson
  1. car_T1

    0下载:
  2. arduino uno做的小車,包含紅外線自動避障與馬達控制等-arduino uno car make, including infrared automatic obstacle avoidance and motor control
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:880byte
    • 提供者:蘇柏睿
  1. composite-trapezoida

    0下载:
  2. 利用Matlab编写复合梯形求积方法的M文件-Use Matlab write complex trapezoidal quadrature method M file
  3. 所属分类:matlab

    • 发布日期:2017-04-29
    • 文件大小:11.29kb
    • 提供者:格格酱
  1. nQueen

    0下载:
  2. 利用回溯法实现n皇后问题,代码简洁易懂,运行速度快,且有注释-Backtracking method is used to realize the n queen problem, understandable code, run fast, and there are comments
  3. 所属分类:WinSock-NDIS

    • 发布日期:2017-04-12
    • 文件大小:624byte
    • 提供者:tutu
  1. ChangeManualtoAutomatic

    0下载:
  2. This a ITDI assembly line to change the pp manual to automatic in ISIM-This is a ITDI assembly line to change the pp manual to automatic in ISIM
  3. 所属分类:Other systems

    • 发布日期:2017-04-14
    • 文件大小:3.01kb
    • 提供者:Priyank
  1. Temp_Control

    0下载:
  2. 使用DS18B20感測環境溫度,取得溫度值後,若達設定警戒溫度,將點亮LED警告燈-After using DS18B20 ambient temperature sensing, to obtain temperature values, set up alert if the temperature warning light will light LED
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:799byte
    • 提供者:蘇柏睿
  1. MSCOMM

    0下载:
  2. 串口程序,能简单的接收和发送数据,界面简单,挺实用的-MSCOMM SCOMM TCHART
  3. 所属分类:Com Port

    • 发布日期:2017-05-09
    • 文件大小:1.84mb
    • 提供者:gay
  1. shift_reg_for

    0下载:
  2. 四位元移位暫存器,Verilog語言,使用for迴圈去寫-Four yuan shift register using for loop to write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.18kb
    • 提供者:蘇柏睿
  1. full_adder1

    0下载:
  2. 一位元全加法器,1位元輸入,使用Verilog語法,包含test檔案-1bit fulladder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:930byte
    • 提供者:蘇柏睿
  1. mux4_1

    0下载:
  2. 4對1得多工器,使用verilog與法寫成,包含test檔案-4to1 mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.03kb
    • 提供者:蘇柏睿
« 1 2 ... .27 .28 .29 .30 .31 190232.33 .34 .35 .36 .37 ... 235851 »
搜珍网 www.dssz.com

浏览历史记录

关闭